#3 ed of 18.0% PATEN 29.0% PAT



Docket No.: 57454-308

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Mamoru SAKAMOTO, et al.

Serial No.:

Group Art Unit:

Filed: November 29, 2001

Examiner:

For:

DATA PROCESSOR HAVING TRANSLATOR AND INTERPRETER THAT

EXECUTE NON-NATIVE INSTRUCTIONS

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application Number 2000-368729, Filed December 4, 2000

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:kjw

Date: November 29, 2001 Facsimile: (202) 756-8087

57454-308 Mamoru Sakamoto, et Al November a9, 2001 FMcDermott, Will & Emery

日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて の いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年12月 4日

出願番号

Application Number:


特願2000-368729

出 顧 人 Applicant (s):

三菱電機株式会社

2000年12月22日

特許庁長官 Commissioner, Patent Office 及川南



【書類名】

特許願

【整理番号】

527365JP01

【提出日】

平成12年12月 4日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 9/44

G06F 9/455

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

坂本 守

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

吉田 豊彦

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】

森田 俊雄

【選任した代理人】

【識別番号】

100091409

【弁理士】

【氏名又は名称】 伊藤 英彦

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100096792

【弁理士】

【氏名又は名称】 森下 八郎

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

【書類名】 明細書

【発明の名称】 データ処理装置

【特許請求の範囲】

【請求項1】 所定の命令群をネイティブコードとするプロセッサ、

前記プロセッサに対する非ネイティブコードを前記プロセッサの1または2以上のネイティブコードに変換するハードウェアトランスレータ、

前記プロセッサ上で動作し、前記プロセッサに対する非ネイティブコードを前 記プロセッサの1または2以上のネイティブコードに変換するソフトウェアトラ ンスレータ、

前記ソフトウェアトランスレータの出力するネイティブコードを記憶するため の記憶手段、

前記プロセッサ上で動作し、前記プロセッサに対する非ネイティブコードを逐 次解釈し、前記プロセッサのネイティブコードを用いて実行するソフトウェアイ ンタープリタ、および

所定の基準にしたがって、前記ハードウェアトランスレータによって出力されるネイティブコードの実行、前記ソフトウェアトランスレータによって出力されるネイティブコードの実行、ならびに前記ソフトウェアインタープリタの実行による非ネイティブコードの逐次解釈および実行のいずれかを選択して前記プロセッサを動作させるための選択手段とを含む、データ処理装置。

【請求項2】 前記選択手段は、非ネイティブコードの種類または実行頻度、若しくは前記記憶手段の状態に依存して、前記ハードウェアトランスレータによって出力されるネイティブコードの実行、前記ソフトウェアトランスレータによって出力されるネイティブコードの実行、ならびに前記ソフトウェアインタープリタの実行による非ネイティブコードの逐次解釈および実行のいずれかを選択して前記プロセッサを動作させるための手段を含む、請求項1に記載のデータ処理装置。

【請求項3】 前記選択手段は、前記所定の基準にしたがって、前記ネイティブコードによって構成されるメソッドが呼出されるごとに、前記ハードウェアトランスレータによって出力されるネイティブコードの実行、前記ソフトウェア

トランスレータによって出力されるネイティブコードの実行、ならびに前記ソフトウェアインタープリタの実行による非ネイティブコードの逐次解釈および実行のいずれかを選択して前記プロセッサを動作させるための手段を含む、請求項1に記載のデータ処理装置。

【請求項4】 前記ソフトウェアトランスレータは、前記非ネイティブコードに含まれるメモリオペランドの少なくとも一部を、前記プロセッサに備えられたレジスタに割り付けるように非ネイティブコードをネイティブコードに変換するためのコード変換手段を含む、請求項1に記載のデータ処理装置。

【請求項5】 前記非ネイティブコードは、所定のスタックマシンのネイティブコードであり、

前記コード変換手段は、前記メモリオペランドのうちのスタックオペランドのうち、スタックトップ側のスタックオペランドが、前記プロセッサに備えられたレジスタに保持されるように、前記データ処理装置に接続されるメモリと、前記プロセッサのレジスタとの間で実行時にデータの保存と復帰とを行なうようなネイティブコードを生成するための手段を含む、請求項4に記載のデータ処理装置

【請求項6】 前記コード変換手段は、

スタックへのデータの転送のみを行なう非ネイティブコードを検出してその転送元と転送先とを対応付けて記憶するための手段をさらに含み、

前記生成するための手段は、前記データの転送のみを行なう非ネイティブコードの検出前記メモリオペランドのうちのスタックオペランドのうち、スタックトップ側のスタックオペランドが、前記プロセッサに備えられたレジスタに保持されるように、前記データ処理装置に接続されるメモリと、前記プロセッサのレジスタとの間で実行時にデータの保存と復帰とを行なうように、かつ、前記転送先をオペランドとして使用するコードについては、前記転送先に代えて、前記記憶するための手段に記憶された前記転送元をオペランドとするように、ネイティブコードを生成するための手段を含む、請求項5に記載のデータ処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、データ処理装置に関わるもので、特に、データ処理装置に搭載されているプロセッサのネイティブコードに加えて、非ネイティブコードを実行する ための機能を備えたデータ処理装置に関わるものである。

[0002]

【従来の技術】

プロセッサはあるアーキテクチャに基づいて設計され製作される。アーキテクチャでは命令体系、命令形式などが決定され、そうした命令形式の命令を効率よく実行するようにハードウェアが製作される。データ処理装置において実行させるプログラムは、このように搭載されているプロセッサの命令コード (「ネイティブコード」と呼ぶ。)で記述しておくのが通常である。

[0003]

ところがこれに反して、搭載されているプロセッサ以外のプロセッサの命令コード(「非ネイティブコード」と呼ぶ。)で記述されているプログラムを実行させたいという場合もある。ひとつの例は、新しいプロセッサ用のプログラム開発が間に合わない際に、古いプロセッサ用のプログラムを新しいプロセッサで実行させたいという場合である。別の例は、Java(「Java」はSun Microsystems, Incの商標である。)バイトコードのように、仮想的なプロセッサ(「Java仮想マシン」と呼ばれる。)用の言語で記述されたひとつのプログラムを、それぞれ異なるプロセッサを搭載した複数種類の装置で実行させたいという場合である。

[0004]

非ネイティブコードをプロセッサで実行するための手段として従来から用いられている手法には、ソフトウエアインタープリタ、ソフトウェアトランスレータ、ハードウェアトランスレータがある。

[0005]

ソフトウェアインタープリタを用いる手法では、以下の一連の処理ステップを プロセッサ上でソフトウェアインタープリタと呼ばれるソフトウェアを実行する ことにより行なう。 [0006]

- (1) 非ネイティブコードのメモリからの読み出し
- (2) 読み出した非ネイティブコードに対する処理ルーチンへのディスパッ チ
 - (3) 読み出した非ネイティブコードに対する処理ルーチンの実行
 - (4) 非ネイティブコードのプログラムカウンタの更新

このソフトウエアインタープリタ自体は、搭載されているプロセッサのネイティブコードで記述されている。

[0007]

ソフトウェアは柔軟性が高く、処理速度を考慮しなければ実際上どのような処理でも実現できるため、このソフトウェアインタープリタは容易に実現可能である。しかしその半面、ステップ(3)での実際の処理以外に、(1)、(2)および(4)の追加処理が必要となるため、実行速度が低下するという問題がある

[0008]

一方、「トランスレータ」とは、非ネイティブコードのプログラムを、同等内容のネイティブコードのプログラムに変換する装置のことをいう。変換をハードウエアで行なうものがハードウエアトランスレータであり、ソフトウエアで行なうものがソフトウエアトランスレータである。

[0009]

ハードウエアトランスレータについては、たとえば、米国特許第5875336号に述べられている。ハードウェアトランスレータは、非ネイティブコードの各命令の動作をシミュレーションするためにハードウェアにより、非ネイティブコードの各コードと同等内容の処理を実現するネイティブコードを生成する。しかしこの際、以下の要因によって変換後のネイティブコードの実行速度が低下するという問題がある。

[0010]

第1に、トランスレータでは、非ネイティブコードの読出のために、演算結果 だけでなく非ネイティブコードのPC (プログラムカウンタ) 値または必要に応 じてフラグまでシミュレーションしなければならない。そのため、1つの非ネイ ティブコードの動作を多数のネイティブコードで置き換えることになってしまう

[0011]

第2に、プロセッサに備えられるレジスタ数として非ネイティブコードが想定している数よりも、プロセッサに備えられているレジスタの数のほうが多い場合であっても、それを利用することができない。たとえば、トランスレータでは、非ネイティブコードのメモリオペランドはネイティブコードにおいてもやはりメモリオペランドに変換され、レジスタには割当てられない。

[0012]

変換後のネイティブコードの実行速度が低下するという問題に対する解決策の一つが米国特許第5898885号において提案されている。この手法は、非ネイティブコードがJavaバイトコードのようなスタックマシンのコードであることを前提としている。提案された手法では、スタックへデータをプッシュする非ネイティブコードにそのデータをポップする非ネイティブコードが連続するような場合に、それらをまとめて実行できるようなネイティブコードを生成する。これにより、メモリへのアクセス回数が減少するので、実行速度の高速化を図ることができる。米国特許第6026485号にも類似の技術の提案がある。

[0013]

しかし、この方法は、その性質上、プッシュの直後にそのデータのポップがな ければ適用することができないという制限がある。

[0014]

ソフトウエアトランスレータにより変換する場合も、上記のような速度低下という問題はある。しかし、ハードウエアトランスレータとは異なりソフトウエアトランスレータでは命令単位ではなくより大きなプログラム単位(サブルーチン単位やクラス単位)での変換処理を行うことができるという柔軟性があるため、無駄なメモリアクセスなどをなくすことが可能で、速度低下をある程度に押さえることができる。しかし、実行時の速度低下が少ないネイティブコードを生成しようとすれば、変換処理が複雑となり、変換処理時間が増大するという問題があ

る。

[0015]

このような変換処理時間のオーバーヘッドを押さえるため、ソフトウエアトランスレータでは、一度変換して生成したネイティブコードをメモリに保持しておく手法が用いられる。再度同じプログラム部分が実行されるときには、変換処理を行なうことはせず、メモリに保持されている変換後のネイティブコードが再利用される。しかしこうした、非ネイティブコードのプログラムを変換した後のネイティブコードを保持するために大容量のメモリを新たに必要とし、メモリのコストが増大してしまうという別な問題が発生する。

[0016]

変換後のネイティブコードを保持するためのメモリ容量の増大を防ぐために、変換後のネイティブコード保持用のRAM(Random Access Memory)を一定サイズとしておき、ソフトウエアキャッシュとして用いる手法を考えることができる。この手法では、サブルーチン(またはメソッド)単位に非ネイティブコードをネイティブコードに変換してこのRAMに追加保持していく。このRAMが一杯になったときには、実行が終わってそれ以後に実行する可能性が低いサブルーチン(あるいはメソッド)のネイティブコードをRAMから解放する。解放してできた空きRAM領域に新たな変換後のネイティブコードからなるサブルーチン(あるいはメソッド)を保持する。

[0017]

このようなソフトウエアキャッシュを併用するソフトウエアトランスレータは、メモリ容量増大の防止に対してはある程度効果が期待される。しかし、メモリに全ての変換後の命令を保持する場合と比較して、変換処理の回数が増えるため、そのオーバヘッドの増大が問題となる。変換処理時間を短く押さえるために変換処理の内容を単純化し非ネイティブコード単位で変換すると、変換後生成されたネイティブコードの実行速度が低くなってしまうということになるのは既に述べたとおりである。

[0018]

【発明が解決しようとする課題】

特2000-368729

以上のように、ソフトウェアインタープリタでは実行速度が極端に遅くなるという問題がある。一方、ハードウエアトランスレータでもソフトウェアインタープリタほどではないにしろ、実行速度の低下を防止することがある程度以上は困難である。また非ネイティブコード全てをトランスレートするためにはハードウェア量が増大してしまうという問題がある。また、ソフトウエアトランスレータには実行速度の向上とメモリ増加の防止とが両立しにくいという問題がある。

[0019]

本発明は上記のような従来の方法に残る課題を解決するためになされたもので、非ネイティブコードを少ないハードウェア量で高速に実行することが可能な、 非ネイティブコードのトランスレータを有するデータ処理装置を提供することを 目的とする。

[0020]

【課題を解決するための手段】

請求項1に記載の発明にかかるデータ処理装置は、所定の命令群をネイティブコードとするプロセッサ、プロセッサに対する非ネイティブコードをプロセッサの1または2以上のネイティブコードに変換するハードウェアトランスレータ、プロセッサ上で動作し、プロセッサに対する非ネイティブコードをプロセッサの1または2以上のネイティブコードに変換するソフトウェアトランスレータ、ソフトウェアトランスレータの出力するネイティブコードを記憶するための記憶手段、プロセッサ上で動作し、プロセッサに対する非ネイティブコードを逐次解釈し、プロセッサのネイティブコードを用いて実行するソフトウェアインタープリタ、ならびに所定の基準にしたがって、ハードウェアトランスレータによって出力されるネイティブコードの実行、ソフトウェアインタープリタの実行による非ネイティブコードの変次解釈および実行のいずれかを選択してプロセッサを動作させるための選択手段とを含む。

[0021]

変換後のネイティブコードを記憶するための記憶手段を必要としないが、処理 速度の点で劣るハードウェアトランスレータおよびソフトウェアインタープリタ

特2000-368729

と、記憶手段を必要とするが処理速度の点で優るソフトウェアトランスレータとを、所定の基準にしたがって選択し使い分けることができる。そのため、非ネイティブコードを、比較的少ない容量の記憶手段を用いて実行できる。ソフトウェアトランスレータを用いると処理が高速に行なえるので、全体としての処理の高速化が可能となる。また、ハードウェアトランスレータのハードウェア量を増大させるような命令についてはソフトウェアインタープリタで実行できるので、ハードウェアトランスレータは、限定された数の非ネイティブコードを変換するだけでよい。そのハードウェアは比較的単純となる。またソフトウェアインタープリタで実行される命令は限定されるので、その処理が遅くとも全体の処理速度にはそれほどの影響は生じない。

[0022]

請求項2に記載の発明にかかるデータ処理装置は、請求項1に記載の発明の構成に加えて、選択手段は、非ネイティブコードの種類または実行頻度、若しくは記憶手段の状態に依存して、ハードウェアトランスレータによって出力されるネイティブコードの実行、ソフトウェアトランスレータによって出力されるネイティブコードの実行、ならびにソフトウェアインタープリタの実行による非ネイティブコードの逐次解釈および実行のいずれかを選択してプロセッサを動作させるための手段を含む。

[0023]

非ネイティブコードの種類、実行頻度、記憶手段の状態に依存していずれかを 選択するため、非ネイティブコードの実行時の結果に基づいて適切にどのトラン スレータまたはインタープリタを選択するかを決定できる。そのため、ハードウェア量をより少なく、および/または全体の処理速度をより高くすることができ る。

[0024]

請求項3に記載の発明にかかるデータ処理装置は、請求項1に記載の発明の構成に加えて、選択手段は、所定の基準にしたがって、ネイティブコードによって構成されるメソッドが呼出されるごとに、ハードウェアトランスレータによって出力されるネイティブコードの実行、ソフトウェアトランスレータによって出力

されるネイティブコードの実行、ならびにソフトウェアインタープリタの実行に よる非ネイティブコードの逐次解釈および実行のいずれかを選択してプロセッサ を動作させるための手段を含む。

[0025]

メソッドの呼出し時ごとに、ハードウェアトランスレータ、ソフトウェアトランスレータおよびソフトウェアインタープリタのいずれかを動的に選択できる。 データ処理装置の状況、プログラムの実行状況などにあわせてデータ処理装置自体がいずれを選択するかを決定できるため、ハードウェア量をより少なく、および/または全体の処理速度をより高くすることができる。

[0026]

請求項4に記載の発明にかかるデータ処理装置は、請求項1に記載の発明の構成に加えて、ソフトウェアトランスレータは、非ネイティブコードに含まれるメモリオペランドの少なくとも一部を、プロセッサに備えられたレジスタに割り付けるように非ネイティブコードをネイティブコードに変換するためのコード変換手段を含む。

[0027]

メモリアクセスがレジスタへのアクセスに置換されるため、時間を要するメモ リアクセスが減少し、変換後のプログラムの実行を高速化できる。

[0028]

請求項5に記載の発明にかかるデータ処理装置は、請求項4に記載の発明の構成に加えて、非ネイティブコードは、所定のスタックマシンのネイティブコードであり、コード変換手段は、メモリオペランドのうちのスタックオペランドのうち、スタックトップ側のスタックオペランドが、プロセッサに備えられたレジスタに保持されるように、データ処理装置に接続されるメモリと、プロセッサのレジスタとの間で実行時にデータの保存と復帰とを行なうようなネイティブコードを生成するための手段を含む。

[0029]

スタックオペランドがメモリではなくレジスタに割当てられる。その結果、時間を要するメモリアクセスが減少し、変換後のプログラムの実行を高速化できる

[0030]

請求項6に記載の発明にかかるデータ処理装置は、請求項5に記載の発明の構成に加えて、コード変換手段は、スタックへのデータの転送のみを行なう非ネイティブコードを検出してその転送元と転送先とを対応付けて記憶するための手段をさらに含み、生成するための手段は、データの転送のみを行なう非ネイティブコードの検出メモリオペランドのうちのスタックオペランドのうち、スタックトップ側のスタックオペランドが、プロセッサに備えられたレジスタに保持されるように、データ処理装置に接続されるメモリと、プロセッサのレジスタとの間で実行時にデータの保存と復帰とを行なうように、かつ、転送先をオペランドとして使用するコードについては、転送先に代えて、記憶するための手段に記憶された転送元をオペランドとするように、ネイティブコードを生成するための手段を含む。

[0031]

変換後のネイティブコードの数が、このような処理を行なわない場合と比較して減少する。実行すべきコード数が減少するので、変換後のプログラムの実行を 高速化できる。

[0032]

【発明の実施の形態】

以下に述べる本発明の実施の形態にかかるデータ処理装置はいずれも、ソフトウエアによりJavaバイトコードをネイティブコードに変換するソフトウエアトランスレータ、ハードウエアによりJavaバイトコードをネイティブコードに変換するハードウエアトランスレータ、ソフトウエアでJavaバイトコードを実行時に解析してシミュレートするソフトウエアインタープリタと、対象のJavaバイトコードの内容に依存してこれら3つの手段を動的に切り替えるトランスレータを備えたものである。本発明がこれらの実施の形態に限定されるわけではないことは当業者には明らかである。たとえば、以下の各実施の形態の説明では、非ネイティブコードとしてJavaバイトコードを想定するが、それ以外のコードを非ネイティブコードとして実行する場合も同様の考えでトランスレー

タを実現することができる。

[0033]

第1の実施の形態

図1は、本発明の一実施の形態にかかるデータ処理装置の概略構成を示したものである。図1を参照して、このデータ処理装置は、互いにバス107に接続されたプロセッサ101、RAM102と、所定アドレスに非ネイティブコードを格納するROM(Read-Only Memory)103とを含む。

[0034]

単一の半導体チップで構成されたプロセッサ101は、プロセッサ101の本体であり従来のプロセッサと同等の機能を持つ演算部106と、演算部106とバス107との間に挿入され、バス107から受取った命令がROM103の所定アドレスから読出された非ネイティブコードであればそれを演算部106のネイティブコードに変換して演算部106に与え、ROM103の所定アドレスから読出された非ネイティブコードでなければ、そのまま演算部106に与える処理を行なうための多機能命令デコーダ105とを含む。

[0035]

RAM102は、演算部106のネイティブコードのメソッドと、このメソッドが使用するデータとを格納するためのものである。

[0036]

ROM103は、非ネイティブコードで記述されたプログラムおよび後述する 非ネイティブコードのメソッド呼出し処理ルーチンをプロセッサ101で実行す るプログラム(プロセッサ101にソフトウェアトランスレータを動作させるた めのプログラム、およびプロセッサ101にソフトウェアインタープリタを動作 させるためのプログラムを含む)を記憶する、コンピュータ(プロセッサ101)に読取り可能な記憶媒体である。本実施の形態の装置では、非ネイティブコー ドとして、Java仮想マシンの命令セットであるJavaバイトコードを使用 する。メソッド呼出し処理ルーチン自体はネイティブコードからなっている。

[0037]

演算部106は三菱電機株式会社製32ビットマイクロプロセッサであるM3

2 Rの演算部の機能を持つ。図2〜図4にこの演算部106の命令セットを示す。M32Rプロセッサについては、「三菱32ビットシングルチップマイクロコンピュータM32Rファミリソフトウエアマニュアル(Rev.1.1)」に詳細に説明されている。なお本実施の形態ではM32Rを使用しているが、これに限定されるものではなく、他のプロセッサの演算部であっても以下の説明から容易に同様のトランスレータを備えたデータ処理装置が実現可能であることは当業者には明らかである。

[0038]

図5を参照して、バス107は、データバス107Aとアドレスバス107Bとを含む。多機能命令デコーダ105は、データバス107Aに接続され、データバス107Aから与えられた非ネイティブコードを演算部106のネイティブコードに変換するためのハードウェアトランスレータ120と、ハードウェアトランスレータ120と、ハードウェアトランスレータ120と、ハードウェアトランスレータ120と、ハードウェアトランスレータ120の出力を受ける第1の入力と、データバス107Aに接続された第2の入力とを有し、制御信号の値によっていずれか一方の入力の信号を選択して演算部106に与えるためのマルチプレクサ121と、アドレスバス107B上のアドレスを非ネイティブコードの格納領域を規定するアドレスと比較して、アドレスバス107B上のアドレスが非ネイティブコードの格納領域のアドレスであればハードウェアトランスレータ120の出力を選択するように、それ以外の場合にはデータバス107Aからの入力を選択するように、マルチプレクサ121を制御する制御信号を出力するための比較回路122とを含む。

[0039]

多機能命令デコーダ105は、ROM103中の、プログラムカウンタが指す アドレス(アドレスバス107B上)から読み出した命令が非ネイティブコード であればそれを演算部106のネイティブコードに変換して結果を演算部106 に渡す。この処理は後述する図10を参照して説明する。

[0040]

図6は本実施の形態におけるJavaバイトコードの変換例を説明するための変換対象とするメソッドのJavaバイトコードを示したものである。Java

では、ソースプログラムから、Javaの実行環境となる仮想マシン用の中間コードに変換を行ない、この中間コードを各マシンに用意された仮想マシン実行環境で実行する。この中間コードはバイト単位で可変長であるため、Javaバイトコードと呼ばれる。なお、Java仮想マシンおよびJavaバイトコードについては、文献「T. Lindholm, F.Yellin, The Java(TM) 仮想マシン仕様」アジソン・ウェスレイ・パブリッシャーズ・ジャパン、星雲社に詳しく述べられている。

[0041]

図7は第1の実施の形態によるデータ処理装置のプログラム実行手順を示したフローチャートである。Javaバイトコードで記述されたプログラムを実行するには、実行前準備処理301の後、最初に実行するJavaバイトコードのメソッドを呼出し実行する(302)。なおここで、Javaバイトコードではサブルーチンのことをメソッドと呼んでいるので、以下の説明でもサブルーチンのことは一般的にメソッドと呼ぶ。

[0042]

図8は図7のステップ302におけるJavaバイトコードのメソッドの呼出し実行処理の手順を示したフローチャートである。以下の説明では、ソフトウエアトランスレータによる実行の場合は、Javaバイトコードのメソッドをネイティブコードのサブルーチンに変換した場合、変換結果のネイティブコードをRAM103に設定されたソフトウエアキャッシュ内に格納しておくことを前提としている。この場合、同じ非ネイティブコードを呼出した場合、変換後のネイティブコードをソフトウェアキャッシュから読出して実行することにより、変換処理を軽減し実行速度を向上させている。

[0043]

したがって非ネイティブコードのサブルーチンの呼出し処理では、最初に以前にこのメソッドが呼び出されたときの変換結果がRAM103に残っているかどうかが調べられ(401)、残っていれば変換した結果のネイティブコードのサブルーチンをRAM103から呼出して実行する(405)。

[0044]

このメソッドの変換結果がRAM103に残っていない場合は、ステップ40 2においてハードウエアトランスレータ、ソフトウエアトランスレータおよびソフトウェアインタプリタのどれを使用してこのメソッドを実行するかを選択する 処理を行ない、選択された実行方法にステップ403で分岐する。

[0045]

ハードウエアトランスレータによる実行の場合は、非ネイティブコードをサブルーチンコールする(406)。あとは多機能命令デコーダ105がプログラムカウンタのアドレスから読み出した非ネイティブコードをネイティブコードに変換して演算部106がそれを実行する(図10)。

[0046]

ソフトウェアインタプリタによる実行が選択された場合には、読出されたコードを引数としてソフトウェアインタプリタサブルーチンをコールする処理を行なう(407)。このサブルーチンは非ネイティブコードを一コードずつ解釈して実行する。

[0047]

ソフトウェアトランスレータによる処理が選択された場合には、ステップ40 4で、呼び出そうとしている非ネイティブコードのサブルーチンをネイティブコードのサブルーチンに変換する処理を行なう。変換した結果はRAM103に一時ストアされ、この後、RAM103をアクセスして変換した結果のネイティブコードのサブルーチンを呼び出す処理が実行される(405)。

[0048]

図9は図8のステップ402におけるサブルーチン実行方法選択処理の処理手順を示したフローチャートである。ここでは、ソフトウエアキャッシュの状態と、実行しようとしているサブルーチンの実行頻度とからハードウエアトランスレータで実行するか、ソフトウエアトランスレータで実行するかを切り替えている。すなわち、実行しようとしているサブルーチンが呼び出された回数があらかじめ設定された一定の回数を超えている場合にはソフトウエアトランスレータで実行し、そうでない場合にはハードウエアトランスレータで実行する。この実施の形態では、この回数は、変換後のネイティブコードを格納しているソフトウエア

キャッシュに空きがある場合(この場合を「N」とする。)とない場合(この場合を「M」とする。)とで分けている。

[0049]

図9を参照して、このルーチンの最初ではソフトウェアキャッシュに空きがあるか否かを判定する(417)。空きがある場合には制御はステップ418に進み、空きがない場合には制御はステップ420に進む。

[0050]

ステップ418では、呼び出そうとしているルーチンの呼出し回数が前述した Nより大きいか否かを判定する。大きい場合には制御はステップ422に、それ 以外の場合には制御はステップ419に進む。

[0051]

ステップ419では、ハードウェアトランスレータを使用することとし、図示 しない、分岐制御のためのフラグをセットして処理を終了する。

[0052]

ソフトウェアキャッシュに空きがない場合には、ステップ420で呼び出そうとしているサブルーチンの呼出し回数が前述したMより大きいか否かについて判定する。呼出し回数がMより大きい場合には制御はステップ422に、それ以外の場合には制御はステップ419に、それぞれ進む。

[0053]

ソフトウェアキャッシュに空きがあり、かつサブルーチンの呼出し回数がNより大きい場合、およびソフトウェアキャッシュに空きがなく、かつサブルーチンの呼出し回数がMより大きい場合には、ステップ422において、ソフトウェアキャッシュ中のネイティブコードのサブルーチンの一部を解放して、ソフトウェアキャッシュ中に空き領域を作成することを試みる。

[0054]

続くステップ423で、ステップ422の処理の結果空き領域が作成されたか 否かについての判定を行なう。空き領域が作成された場合にはソフトウェアトラ ンスレータを使用することが決定され(421)、作成できなかった場合にはソ フトウェアインタープリタを使用することが決定される(424)。いずれの場

特2000-368729

合にも、処理の分岐のためのフラグに適切な値が設定されて処理を終了する。

図10は多機能命令デコーダ105の処理を示したフローチャートである。図5および図10を参照して、アドレスバス107B上に出力されたプログラムカウンタのアドレス範囲があらかじめ設定された非ネイティブコードの格納された空間内であるかどうかを比較回路122により判定し(432)、そうであればプログラムカウンタの指すアドレスから読み出したコードを非ネイティブコードとしてハードウェアトランスレータ120によりネイティブコードに変換する処理を行なう(434)。結果のネイティブコードを演算部106に渡す(435)。図5の例では、データバス107A上のコードをハードウェアトランスレータ120によりネイティブコードに変換し、その結果をマルチプレクサ121で選択して演算部106に与える。

[0056]

[0055]

ステップ432において、プログラムカウンタのアドレス範囲が非ネイティブ コードの格納された空間内でないと判定された場合には、プログラムカウンタか ら読出されたコードはネイティブコードであるから、そのまま演算部106に渡 す(433)。図5の例では、マルチプレクサ121により、ハードウェアトラ ンスレータ120の出力ではなくデータバス107B上のコードを選択して演算 部106に渡す。

[0057]

図10のステップ434における非ネイティブコードのネイティブコードへの変換処理の概略は以下のとおりである。すなわち、通常の非ネイティブコードの場合には、一つの非ネイティブコードに対して、1または複数の、順次に実行されるネイティブコードを予め対応付けておく。さらに非ネイティブコードのオペランドと、ネイティブコード内のオペランドとの対応関係を予め定めておく。この際、非ネイティブコードがJavaのような仮想マシンである場合、スタックをメモリのスタック領域またはレジスタに割当てるようにする。そして、非ネイティブコードの1命令を実行することに相当する処理を行なうためのネイティブコードの数に応じて、プログラムカウンタの値を適切な数だけ加算する。これが

変換処理の基本である。

[0058]

図11と図12とには、例外として、複雑な処理を要する(すなわち変換後のネイティブコードのサイズが大きくなる)非ネイティブコードに対する変換処理と、メソッド呼び出しを行う非ネイティブコードinvokestaticに対する変換処理とを示している。invokestaticなど、非ネイティブコード(Javaバイトコード)については図64を参照。

[0059]

複雑な非ネイティブコード(faddなど)の場合には、図11に示すような処理で変換が行われる。すなわち、変換しようとする非ネイティブコードの処理を実行するためのソフトウエアルーチン(あらかじめROM103内に格納してある。)を呼び出すようなネイティブコードを生成する(436)。invokestaticに対しても図12に示されるように同様にその処理ルーチンを呼び出すが、ここで、この処理ルーチンはさらに図8で示された非ネイティブコードのメソッド呼出し実行処理を行うようになっている。したがって、一旦図12の処理が実行されると、その中で図8の処理が繰り返し実行されることで非ネイティブコードのプログラムが実行されていくことになる。このように非ネイティブコードの別のメソッドをコールする命令が一つのメソッドに存在する場合も含め、本実施の形態では、メソッドが呼び出される毎に図8に示す処理ルーチンが実行され、特に、ハードウェアトランスレータ、ソフトウェアトランスレータおよびソフトウェアインタープリタの選択が行なわれる。

[0060]

なお、ソフトウエアトランスレータを使用する場合も同様に、メソッド呼出しを行うJavaバイトコードに対応して変換後に生成されるネイティブコードは、図8で示された非ネイティブコードのメソッド呼出し実行処理を行うようになっている。図8が繰り返し実行されることで非ネイティブコードのプログラムが実行されていくことになる。

[0061]

ソフトウエアインタープリタを使用する場合も同様に、メソッド呼び出しを行

うJavaバイトコードに対応して、図8に示された非ネイティブコードのメソッド呼出し実行処理を行い、図8の処理が繰り返し実行されることで非ネイティブコードのプログラムが実行されていくことになる。

[0062]

なお、図8で示される非ネイティブコードのメソッド呼出し実行処理を行うルーチンは予めROM103に格納されている。

[0063]

図13は図7のステップ301における実行前処理の手順を示したフローチャートである。実行準備処理の内容は、プログラムが使用するスタック領域のRAM102への割当て(501)と、スタックポインタをレジスタに設定する処理(502)とである。スタック領域の最終アドレスに4を加えた値をプロセッサ10における演算部106のSPレジスタに設定する。

[0064]

図14はJavaバイトコードのメソッドをネイティブコードのサブルーチンに変換する処理(図8のステップ404)の手順を示したフローチャートである。図14を参照して、まず変換開始処理を行い(601)、レジスタ割り当てを行い(602)、メソッド変換処理を行う(603)。これら各処理について図15~図20を参照して以下に述べる。

[0065]

図15は変換開始処理601の手順を示したフローチャートである。図15を参照して、ステップ701で、変換対象のJavaバイトコードの先頭アドレス、すなわちメソッドの実行開始アドレスを変数jpcstartに代入し、最終アドレス+1を変数jpcendに代入する。

[0066]

続いて、ローカル変数とスタックオペランドとをメモリに割当てる(702)。集合REGに、割当て可能なレジスタの番号を代入する(703)。スタック深さリストを空にする(704)。繰返し制御変数 i($i=0\sim n$ Stackー1)に対して変数RSiを0にする(705)。同様に繰返し制御変数 j($j=0\sim n$ Local-1)に対して変数RLjを0にする(706)。ただしここ

でnStackはスタックオペランドの数であり、nLocalはローカル変数の数である。

[0067]

図16は図14に示すレジスタ割当て処理602の手順を示したフローチャートである。図16に示す処理では、アドレスjpcをjpcstartからjpcendまで変化させて、メソッド中のJavaバイトコードについて順にステップ804~812を繰り返し処理する。

[0068]

まずステップ801で、スタック深さの登録リストを空にする。jpc=jpcstart の時点、すなわちメソッド実行開始時点でのスタック深さは0であるので、ステップ802ではJavaバイトコードのアドレスjpcstartとそのアドレスでのスタック深さとを互いに対応付けて[0,0]のような形でスタック深さリスト(図示せず)に登録している。この処理の内容は後述する。ステップ803でjpcをjpcstartの値に初期化する。

[0069]

ステップ804からステップ813までがアドレスjpcをjpcstartからjpcend まで変化させて行なう繰り返し処理である。

[0070]

ステップ804~806ではjpc実行時のスタックの深さjs(アドレスjpcのJavaバイトコードが実行終了した時点でのスタックポインタが示すスタックの位置)を求めている。ステップ804で、アドレスjpcに対応付けて登録されたスタック深さがあるか否かを判定する。なければ、ステップ805でjsにjsnextを代入してステップ807に進む。あれば、ステップ806でjpcに対応付けて登録されているスタック深さをjsに代入し、ステップ807に進む。

[0071]

ステップ807で次のアドレスjpcnextを求める。具体的には、ステップ807でアドレスjpcにあるJavaバイトコードをjinstに代入し、jinstのコードサイズを変数jinstsizeに代入し、jpc+jinstsizeをjpcnextに代入する。ステップ807で求められるjinstがjpcにおけるJavaバイトコード、jinstsizeが

そのJavaバイトコードのサイズ(バイト単位)である。

[0072]

jpcでのスタック深さがjpcであるとき、jinst実行後のスタック深さは

「js — jinstがスタックからポップするオペランド数」+「jinstがスタックに プッシュするオペランド数」

として求められる。そこで、ステップ808ではjinstがスタックからポップするオペランド数を変数consumeに、jinstがスタックにプッシュするオペランド数を変数produceに、それぞれ代入する。続いてステップ809で、js-consume+produceを変数jsnextに代入する。

[0073]

ステップ810ではこのようにして求めたjsnextをjinstの次に実行する可能性のあるアドレス(次のJavaバイトコードのアドレスと、分岐先のアドレス)に対応して、スタック深さとして記録させておく。ステップ811ではjinstが参照するオペランドの参照カウントを記録している。ステップ812でjpcを求めた次のアドレスに更新する。さらにステップ813でjpcくjpcendか否かを判定し、jpcがjpcendになるまでステップ804からステップ812までの処理をループさせている。

[0074]

ステップ811で求められた参照カウント情報を元にステップ814でレジス タ割り当てを行っている。

[0075]

図17は、図16のステップ802、810における、アドレスとスタック深さの登録処理の手順を示したフローチャートである。最初に、登録しようとしているアドレスを変数jpcrecordに代入し、登録しようとしているスタック深さを変数jsrecordに代入する。続いてアドレスjpcrecordに対応したスタック深さが既に登録されているかどうかをチェックし(902)、されていないならアドレスjpcrecordとスタック深さjsrecordとの対応を登録する(905)。登録済み

なら登録済みの値と今登録しようとしている値jsrecordとを比較する(903)。 両者が一致するなら処理を終了する。 両者が一致しなければ、実行する経路によってスタック深さが異なるということであるが、このようなケースではスタックオペランドをレジスタに対応付けて割当てることはできない(904)。 したがってこの場合には図示しない、対応付け不可のフラグを設定しておく。

[0076]

図18は図16のステップ811におけるオペランド参照カウントの記録処理の手順を示したフローチャートである。最初に変数jsminにjs - consumeの値を代入する(1001)。ポップするスタックオペランドについて参照カウントRSiを+1し(1002)、プッシュするスタックオペランドについて参照カウントRSiを+1している(1003)。また、ローカル変数を参照するか否かを判定し(1004)、参照するならば(1004の判定結果が「YES」)、そのローカル変数の参照カウントRLiを+1する(1005)。

[0077]

図19は図16のステップ814におけるレジスタ割当ての決定処理の手順を示したフローチャートである。最初に、図17のステップ904でスタックオペランドのレジスタ割当てができないメソッドと判定されたか否かをフラグを参照することにより判定する(1101)。割当てが可能なメソッドであれば、参照カウントRSiとRLiをソートして(1104)、大きい順にレジスタを割当てる(1005)。スタックオペランドをレジスタに対応付けて割当てることができないメソッドであることが判明している場合には(1101の判定結果が「YES」)、ローカル変数についてのみ同様にしてレジスタに割当てる(1102、1103)。

[0078]

図20は図14のステップ603におけるメソッド変換処理の手順を示したフローチャートである。まずメソッドのエントリにおいてネイティブコードを生成する。これに付いては後述する図37の(1)に示している(1201)。次に変数jpcの初期化処理としてjpcstartの値を代入する(1202)。

[0079]

以下、メソッド中のJavaバイトコードについて順にステップ1203~1207を繰返し行う。すなわち、アドレスjpcにあるJavaバイトコードをjinstに代入する(1203)。次に変数jinstsizeにjinstのコードサイズを代入する(1204)。そしてjpcとjinstsizeとを加算した結果をjpcnextに代入することで次のコードのアドレスを求める(1205)。さらに、アドレスjpcに対応して登録されている、図16に示した処理で求められたスタック深さを変数jsに代入する(1206)。そして、このようにして求められたjpc、jinstおよびjsをもとにネイティブコードを生成している(1207)。続いてステップ1208でjpcnextを変数jpcに代入し、さらにステップ1209でjpcの値がjpcendより小さければ制御をステップ1203に戻して以上の処理を繰返し、jpcの値がjpcendより小さければ処理を終了する。

[0080]

ステップ1207ではJavaバイトコードの種類に応じて図21~図28のようなネイティブコードが生成される。これら図および以下の全図において、「TX」はX番地のJavaバイトコードに対して生成されたネイティブコードのアドレスを指す。各Javaバイトコードが対象とするオペランドがレジスタに割当てられているかメモリに割当てられているかに応じて生成するバイトコードを変化させている。

[0081]

なお、図27における「エピローグのコード」については、以降の実際の変換例の説明において詳細が示される。図28における引数をプッシュするコードについても、以降の実際の変換例の説明において詳細が示される。図28において、methodIdは、呼び出そうとするメソッドを表す文字列が格納されている領域のアドレスである。callJavaMethodは、レジスタR0が指す領域に格納された文字列で指定されるメソッドを呼び出すための処理を図8の手順に従って行うようなルーチンである。

[0082]

図29はネイティブコードのサブルーチンにおけるM32Rのレジスタの使用 方法を示したものである。本実施の形態ではサブルーチンの引数はスタックに格 納して渡すようにしているが、一部の引数をたとえばr0-r3レジスタに格納して渡すようにすることも可能である。

[0083]

図30~図33はネイティブコードのサブルーチンにおけるスタックの使用方法を示したものである。図30はサブルーチンが呼び出された時点でのスタックの状態である。引数がスタック上に格納されている。図31は、サブルーチンの最初のエントリコードを実行した後の状態である。図30の状態から、さらに、ローカル変数用の領域とスタックオペランド用の領域が確保され、サブルーチン実行前後で保存しなければならないレジスタ(r8-r14)の値がプッシュされる。図中、nStackはスタックオペランドの数、nLocalはローカル変数の数、nArgは引数の数である。なお、nLocalには引数の数も含まれている。これらを図6の例に当てはめるとnStack=6、nLocal=3、nArg=2であり、スタック使用状況は図32、図33のようになる。

[0084]

以下、図6で示したJavaバイトコードのメソッドを図14の処理手順に従ってネイティブコードのサブルーチンに変換する処理について説明する。

[0085]

ステップ601の実行後、すべてのオペランドは図33で示すメモリ領域に割当てられる。この割当ての状態を図34に示す。たとえばローカル変数[0](第1引数)は、スタックポインタからのオフセットが60バイトにある4バイトのメモリ領域に割当てられている。

[0086]

次にステップ602では、図16で示す処理が実行される。図35および図3 6はこの処理を実行中の様子を示したものである。

[0087]

ステップ801の開始直前にはオペランドの参照カウントRS0~RS5、RL0~RL2はすべて0に設定されている。 (RS0~RS5はスタックオペランド[0]~[5]の参照カウントであり、RL0~RL2はローカル変数[0]~[2]の参照カウントである。) ステップ801、802により、[アドレス0、ス

タック深さ0]がスタック深さリストに登録される。(スタック深さリストは図示していないが、たとえば登録された順番をインデックスとしアドレス値とする配列と、登録された順番をインデックスとしスタック深さを値とするような配列とで容易に実現することができる。)次にステップ803により、jpc=0、jsnext=0に設定される。以上が状態(1)に示した段階である。

[0088]

状態(2)は、その後ステップ804~813を実行してステップ813のye sの側に達した時点での状態を示している。まず、jpcは以前の状態(1)での値 0を引き継いでいる。次に、スタック深さリストに[アドレス0、スタック深さ 0]が登録されているため、ステップ804、806を実行してjs=0となる。ステップ807で求められるjinstはiload_0、jinstsizeは1、jpcnextは1となる。iload_0命令はローカル変数[0]の値をスタックにプッシュするものであるため、ステップ808で求められるconsume, produce はそれぞれ0、1である。したがって、ステップ809で求められるjsnextはjs-consume+produce=0-0+1=1となる。iload_0の次に実行する可能性のあるのは次のアドレスjpcne xt(=1)のJavaバイトコードだけであるため、ステップ810では、[アドレス1、スタック深さ1]が登録される。iload_0が参照するのはローカル変数[0](読み出し)とスタックオペランド[0](書き込み)であるため、ステップ811ではこれらに対応する参照カウントRLOとRS0がそれぞれ+1されて、それぞれ1、1になる。

[0089]

同様に、その後ステップ804~813を実行して再び813のyesの側に達する処理を繰り返すことで、状態(3)(4)...のように進行していく。

[0090]

状態 (8) では、ifge 21命令が次に実行する可能性のあるのは、次のアドレス (jpcnext) である9番地か、分岐先のアドレスである21番地のいずれかであるため、[アドレス9,スタック深さ1]と[アドレス21、スタック深さ1] のふたつがスタック深さリストに登録されている。

[0091]

状態(18)では、goto 28命令が次に実行する可能性のあるのは、分岐先のアドレスである28番地であるため、[アドレス28,スタック深さ2]が登録されている。

[0092]

状態(23)では、invokestatic命令が次に実行する可能性のあるのは、次のアドレスである28番地であるため、[アドレス28,スタック深さ2]を登録しようとするが、アドレス28に対するスタック深さは状態(18)において既に登録済みであるため、登録済みのスタック深さと登録しようとするスタック深さとの一致比較が行われる(ステップ902)。この場合は一致するため、ステップ904はスキップされてアドレスとスタック深さの登録処理は終了する。

[0093]

状態(25)では、ireturn命令が次に実行する可能性のあるアドレスは実行時にだけ決定しこの時点では不明であるため、スタック深さリストには何も登録されない。

[0094]

以上のようにして、最後の状態(25)のRSO~RS5、RL0~RL2で 示されるようなオペランドの参照カウントカウントが求められる。また、状態(1)~(25)の「登録される命令アドレスとスタック深さ」欄で示されるよう なスタック深さがスタック深さリストに登録されることになる。

[0095]

ステップ814では、図19に示される処理が行われる。ステップ1101ではステップ1104に進む。ステップ1104ではここまでで求められているオペランド参照カウントRS0~RS5、RL0~RL2を降順にソートする。この例ではRS1、RS0、RS2、RS3、RS4、RL0、RL2、RS5、RL1の順になる。ステップ1105においてこの順にはじめの6つのオペランドにレジスタR8~R13を割当てることで、図34に示すようなレジスタ割当て結果となる。すなわち、スタックオペランド[1]にレジスタR8が、スタックオペランド[0]にレジスタR9が、スタックオペランド[2]にレジスタR10が、スタックオペランド[3]にレジスタR11が、スタックオペランド[4]にレジスタR

12が、ローカル変数[0]にレジスタR13が、それぞれ割当てられる。

[0096]

以上でステップ602を終了し、次にステップ603の処理に移る。ステップ603では図20に示す処理が行われる。図37および図38はこの処理を実行するにつれて生成されるネイティブコードを示したものである。なおこの図において、S<0>~S<5>、L<0>~L<2>の記号は、図34に示したオペランドを示している。たとえば「ldi S<0>,#1」とは、「ldi R9,#1」の意味であり、「ld S<3>,0L<1>」とは「ld R10,0(56,sp)」の意味である。

[0097]

まず、ステップ1201では、状態(1)で示すようなネイティブコードが生成される。このネイティブコードの内容は、これを実行することによって、図32から図33へスタックレイアウトを変更するためのコードと、ローカル変数のうち、引数であってレジスタに割当てられているもの(この例ではL<O>)についてメモリからレジスタに値を読み込んでおくためのコードである。なお、nLocal、nStack、nArgについては、図30~図33で使用したのと同じ意味である。

[0098]

ステップ1202においてjpc=0となる。ステップ1203において求められるアドレス0にあるJavaバイトコードjinstはiload_0である。ステップ1204において求められるjinstsizeは1である。ステップ1205において求められるjpcnextは1である。図35の(1)に示すようにアドレス0に対応付けてスタック深さ0が登録されているため、ステップ1206において求められるjsは0となる。ステップ1207では、変換しようとするJavaバイトコードjinstに応じて、図21~図28に示されるようなネイティブコードの生成が行われる。今の例の場合は、jinstはiload_0であるので図22に示すようなネイティブコードが生成される。スタック深さjs=0におけるオペランドはS<0>としくの)であるが、図34に示すように、オペランドS<0>はレジスタR9に、オペランドしくの)であるが、図34に示すように、オペランドS<0>はレジスタR9に、オペランドしくの)にはレジスタR13に割当てられているので、図22の最初の行で示されるmvS<0>、しくの)になりまするで、図27でが生成されるまでの処理である。以上が図37の(2)で示すネイティブコードが生成されるまでの処理である。以上が図37の(2)で示すネイティブコードが生成されるまでの処理である

[0099]

以下同様にして、図37~図38の(3)~(25)で示すネイティブコードが生成される。ここで、(25)のireturn命令に対して生成されるエピローグのネイティブコードは、スタックレイアウトを図33から図32へ戻すような処理を行っている。

[0100]

以上のように、本発明の第1の実施の形態による非ネイティブコードのプログラム実行方式によれば、ローカル変数とオペランドスタックとがレジスタに割当てられた結果、従来これらがメモリに割当てられていた場合に比べて、変換後のネイティブコード数が減少するととともに、メモリアクセス頻度も減少し、その結果実行速度も向上する。

[0101]

第2の実施の形態

本発明の第2の実施の形態におけるデータ処理装置の構成は多くの部分が第1 の実施の形態と共通である。

[0102]

まず図1~図18までは第1および第2の実施の形態は同じであるが、図16のステップ814におけるレジスタ決定処理は、この第2の実施の形態の装置では、図19ではなく、図39のフローチャートで示す手順に従って行われる。

[0103]

スタックオペランドに対してはNS個のレジスタを割当てる。今の例ではR8-R11の4つのレジスタを割当てるものであり、NS=4である。たとえばレジスタR8はスタックオペランド[4n] (n=0,1,..) に割当てられることになるが、実行中はスタック深さをjsとして、スタックオペランド[b]~スタックオペランド[js-1]がレジスタに保持されるようなネイティブコードが生成される。すなわちレジスタR8は、4nくjsであるような最大のnに対するスタックオペランド[4n]を実行中は保持することになる。レジスタR8に割当てられているが保持されていないスタックオペランドは、メモリ中にいったん保存される。ローカ

ル変数に付いては第1の実施の形態と同様に割当てられる。すなわちローカル変数の参照カウントをソートし(2701)大きい順にレジスタに割当てる(2704)。

[0104]

また図20に示す処理の流れ自体は第1の実施の形態の場合と同じであるが、ステップ1207におけるjinstのJavaバイトコードに対するネイティブコードの生成処理は、図21~図28ではなく、jinstの種類に応じて図40~図42のフローチャートで示す手順に従って行われる。

[0105]

またM32Rレジスタの使用方法は図29ではなく図43で示すようになる。

図40は図20のステップ1207において分岐しないJavaバイトコードに対して行われるネイティブコード生成処理である。ステップ2801では、使用されるスタックオペランドを求めており、[low]~[high-1]が使用されることになる。ステップ2802ではこれらのオペランドのうちSくjs>~S<high-1>について、割当てられたレジスタをこれらオペランド用にリザーブする処理を行う。レジスタに保持されているのはオペランド[b]~[js-1]であるので、これ以外のレジスタを使用する場合、[b-1]以下のオペランドに付いてはメモリからレジスタにロードする処理(2803、2804)を、[js]以上のオペランドに付いてはレジスタをリザーブする処理(2802)を行っている。

[0106]

ステップ2805では第1の実施の形態の図21~図28(スタックオペランドがレジスタの場合)で示したネイティブコードが生成される。ステップ2806、2807、2809の処理は、実行経路の合流地点(すなわち分岐先となるラベルのあるアドレス)において、スタックオペランドのスタックトップ側のNS(4)個のエントリに割当てられたレジスタに値が保持されているようにするための処理である。スタックオペランドに割当てられたレジスタには必ずしも値を保持しているとは限らない(スタックトップ~スタックオペランド[b]がレジスタに保持されているが、bの値は合流点に到達する実行経路ごとに異なる可能性がある)。したがってそのままでは、複数の経路の実行パスが合流する地点に

おいて、レジスタの状態が不明となりそれ以降のネイティブコードの生成においてレジスタを利用することができなくなってしまう。そこで、実行の合流地点においては、必ずスタックオペランドのスタックトップ側のNS個のスタックオペランドを割り当てられたレジスタに値を保持するようにしている。

[0107]

図41は、図20のステップ1207においてifgeに対して行われるネイティブコード生成処理である。ifgeについては図63の(8)を参照されたい。ifgeはS<js-1>を参照するので、まずこれがレジスタに保持されていないなら(2901)、レジスタにロードする(2902)。最終的には条件分岐するコードを生成する(2906)が、その前に、2904、2905での合流用ネイティブコードを挿入する必要がある。この合流用ネイティブコードにおいて、レジスタS<js-1>にスタックオペランド[js-5]の値を保持するようになる可能性があるので、前もってS<js-1>をレジスタr0に移しておく(2903)。ステップ2904でアドレスjpcnextに対応付けて登録されたスタック深さを変数jpnextに代入する。ステップ2905では、S<jsnext-1>から下のNS個のスタックオペランドをレジスタに保存するためのネイティブコードを生成する。ステップ2906ではレジスタr0を元に条件分岐する命令を生成する。

[0108]

図42はステップ1207においてコードgotoに対して行われるネイティブコード生成処理である。コードgotoについては、図63の(18)を参照されたい。まず合流用ネイティブコードを生成する(3001、3002)。すなわち、この例では、分岐先のスタック深さを表すjsをjsnextに代入し(3001)、Sくjsnext-1>から下のNS個のスタックオペランドをレジスタに保持するネイティブコードを生成する(3002)。

[0109]

次に分岐命令(この例では「bra TX」)を生成する(3003)。次のアドレスにおいてはスタックトップのNS個がレジスタに保持された状態を示すため、bを設定しなおす(3004、3005)。すなわち、jpcnextに対応付けて登録されたスタック深さを変数jsnextに代入する(3004)。次に、0とjsne

xt-NSとのうち大きい方の値をbに代入する(3005)。

[0110]

図44は図40のステップ2802の処理を示している。この処理ではS~ S<q>レジスタのオーバーフロー対処のためのネイティブコードを生成する。そのため、i=p~qについてステップ3102~3105を繰り返している。

[0111]

最初に、繰返し制御変数iにpの値を代入する(3101)。

繰返し部分では、S<i>レジスタがスタックオペランド[i-NS]の値を保持しているかどうかを調べる。[b]~[js-1]が対応するレジスタに保持されているわけなので、i-NSがb~js-1の範囲にあれば保持されていることになる。この判定をステップ3102および3103で行なう。ステップ3102においてiが g以下か否かを判定する。iが gより大きければ処理を終了する。iが g以下であれば、ステップ3103で、i-NSがbより小さいか否かを判定する。i-NSがbより小さければ制御はステップ3104に進む、それ以外の場合にはステップ3104、3105の処理を行なわずステップ3106に進む。

[0112]

i-NSがレジスタに保持されていたら、メモリに保存するために「st S<i-NS」。 @SAVE<(i-NS>」というネイティブコードを生成する(3 1 0 4)。 次に i-NS がもうレジスタに保持されていないことを示すため、 b を i-NS+1 に変更する(3 1 0 5)。

[0113]

図45は図40に示すステップ2804の処理を示している。i=bottom~topについて3204を繰り返す。ステップ3201、3203、3205の処理がその繰返し制御のための処理である。

[0114]

すなわち、bottomがtop以下か否かを判定し、以下であればステップ3202 に進み、bottomがtopより大きければ処理を終了する。

[0115]

ステップ3202で、iにbottomの値を代入する。ステップ3203では、i

がtop以下か否かを判定する。iがtop以下であれば制御はステップ3204に進む。それ以外の場合にはステップ3206でbottomまでレジスタに保持されていることを示すため、bにbottomの値を代入して処理を終了する。

[0116]

ステップ3204では、S<i>を復帰するために「ld S<i, @SAVE<i」というネイティブコードを生成する。ステップ3205でiに1を加算して、制御をステップ3203に戻す。以上の処理により、S<bottom>~S<top>レジスタのアンダフロー対処のためのネイティブコードが生成された。

[0117]

以下、図6で示したJavaバイトコードのメソッドを、第2の実施の形態における図14の処理手順に従ってネイティブコードのサブルーチンに変換する例について説明する。

[0118]

レジスタ決定処理814までは第1の実施の形態と同様に進行する。すなわち、ステップ601の実行後、すべてのオペランドは図46の変換開始処理直後の欄で示すようにメモリに割当てられる。これは第1の実施の形態の図34と同様である。また、ステップ602では、第1の実施の形態と同様に、図16で示した処理に従って図35で示すように処理が進行し、最後の状態(25)のRS0~RS5、RL0~RL2で示されるようなオペランドの参照カウントカウントが求められ、状態(1)~(25)の「登録される命令アドレスとスタック深さが登録されることになる。

[0119]

ステップ814において、図39に示される処理が行われる。ステップ2701ではステップ2702に進む。ステップ2702では、スタックオペランドを4つのレジスタR8~R11に割り付ける。この例では、スタックオペランド[0]とスタックオペランド[4]とがレジスタR8に、スタックオペランド[1]とスタックオペランド[5]とがレジスタR9に、スタックオペランド[2]がレジスタR10に、スタックオペランド[3]がレジスタR11に、それぞれ割り付けられる。ステップ2703ではローカル変数の参照カウントRL0~RL2が降順にソー

トされる。この例ではRLO、RL2、RL1の順になる。ステップ2704に おいてこの順にはじめの2つのローカル変数にレジスタR12、R13を割当てる ことで、図46に示すようなレジスタ割当て結果となる。

[0120]

以上でステップ602を終了し、次にステップ603の処理に移る。ステップ603では図20に示す処理が行われる。図47および図48はこの処理を実行するにつれて生成されるネイティブコードを示したものである。なおこの図において、S<0>~S<5>、L<0>~L<2>の記号は、図46に示すオペランドを示している。たとえばldi S<0>,#1とは、ldi R8,#1の意味であり、ld S<3>,@L<1>とはld R10,@(56,sp)の意味である。

[0121]

まず、ステップ1201では、状態(1)で示すようなネイティブコードが生成される。このコードの内容は、これを実行することによって、図32から図33へスタックレイアウトを変更するためのコードと、ローカル変数のうち、引数であってレジスタに割当てられているもの(この例ではL<0>とL<2>)についてメモリからレジスタに値を読み込んでおくためのコードである。

[0122]

次にステップ1202においてjpc=0となる。ステップ1203において求められるアドレス0にあるJavaバイトコードjinstは $iload_0$ である。ステップ1204において求められるjinstsizeは1である。ステップ1205において求められるjpcnextは1である。図350(1)に示すようにアドレス0に対応付けてスタック深さ0が登録されているため、ステップ1206において求められるjsは0となる。ステップ1207では、変換しようとするJavaバイトコードjinstに応じて、図40~図42に示すような処理が行われる。今の例の場合は、jinstは $iload_0$ であるので、図40に示す処理が行われる。

[0123]

図40のステップ2801で求められるlow、highはそれぞれ0、1である。 ステップ2802では図44に示す処理が行われるが、この場合はjs=0、b=0、low=0、high=1であるため、ステップ3101、3102 (Yes)、3103 、3104 (No)、3107、3102 (No)と進行し、ネイティブコードを生成することなく終了する。次にステップ2803の判定が行われ、No側に進行する。ステップ2805の処理は、第1の実施の形態と同様の処理であり、図21~図28に示されている。今の例の場合は、図22に示すようなネイティブコードが生成される。ここではスタック深さjs=0におけるオペランドはS<0>とL<0>であるが、図46に示すように、オペランドS<0>はレジスタR8に、オペランドL<0>はレジスタR12に割当てられているので、図22の最初の行で示される「mvS<0>, L<0>」(すなわちmvR8, R12)というネイティブコードが生成される。ステップ2806ではjpcnext(=1)にラベルがあるかどうか調べられるが、今の場合はラベルはないのでNoへ進んで図40の処理は終了する。以上が図47の(2)で示すネイティブコードが生成されるまでの処理である。

[0124]

以下同様にして、図47の(3)~(7)で示すネイティブコードが生成される。

[0125]

図47の(8)の変換処理では、ステップ1207において図41に示す処理が行われる。js=2、b=0なのでステップ2901でNoへ進み、ステップ2903で「mv r0, S<1>」というネイティブコードが生成される。図35の(8)で示すようにアドレス9に対してはスタック深さ1が登録されているので、ステップ2904で求められるjsnextは1である。ステップ2905では図49で示す処理が行われる。さらにステップ3301では図45に示す処理が行われる(bottom=MAX(0,jsnext-NS)=0、top=b-1=-1)が、ステップ3201における判定結果はNOとなり、処理を終了する。ステップ2906で「bge r0, T21」というネイティブコードが生成される。以上が(8)で示すネイティブコードが生成されるまでの処理である。

[0126]

図47の(9)~(11)に関しては(2)と同様の処理により、図47に示すネイティブコードが生成される。

[0127]

図47の(12)の変換処理では、ステップ1207では図40に示す処理が行われる。ステップ2801で求められるlow、highはそれぞれ4、5である。ステップ2802では図44に示す処理が行われるが、この場合はp=4、q=4、b=0、low=4、high=5であるため、ステップ3103におけるi-NS=0となってステップ3104が実行される。すなわちスタックオペランド[0]をメモリに保存するためのネイティブコードが生成される。今の例では、「st S<0>,@SAVE<0>」というネイティブコードが生成される。ここで、SAVE<0>は、レジスタ割当て処理を行う前にS<0>に対して割当てられていたメモリ領域を表している。今の例では、(40,sp)である。ネイティブコード生成後、ステップ3106においてbは1に更新される。ステップ3107から、3102での判定がNOとなり図44の処理は終了する。

[0128]

図40に戻り、ステップ2803からはNoの側に進む。ステップ2805の処理は、第1の実施の形態と同様の処理であるが、今の場合はJavaバイトコードがiconst_3であるので、図21に示したネイティブコードが生成される。ここではスタック深さjs=4におけるオペランドはS<4>であるが、オペランドS<4>はレジスタR8に割当てられているので、図21のオペランド割当てがレジスタの場合のネイティブコード、すなわち「ldi S<3>,#3」というネイティブコードが生成される処理である。

[0129]

図47の(13)の変換処理においては、(12)と同様にして図で示される ネイティブコードが生成される。ここではステップ3106においてbは2に更 新される。

[0130]

図47の(14)~(16)では、(2)と同様にして図で示されるネイティブコードが生成される。

[0131]

図47の(17)の変換処理においては、ステップ1207では図40に示す

処理が行われる。ステップ2801で求められるlow、highはそれぞれ1、3である。ステップ2802では図44に示す処理が行われるが、この場合はp=3、q=2、b=2、low=1、high=3であるため、ステップ3102における判定結果がNOとなり図44の処理は終了する。ステップ2803ではステップ2804に進む。ステップ2804では図45に示す処理が行われる(top=b-1=1、bot tom=low=1)。ステップ3201、3202、3203からi=1となってステップ3204が実行される。すなわちスタックオペランド[1]をメモリからレジスタに復帰するためのネイティブコードが生成される。今の例では、「ld S<1>, @SAVE<1>」といネイティブコードが生成される。ここで、SAVE<1>は、レジスタ割当て処理を行う前にS<1>に対して割当てられていたメモリ領域(44,sp)を表している。

[0132]

さらにステップ3205、3203 (No) と処理は進み、ステップ3206で b=1に変更されて図45の処理は終了する。ステップ2805の処理は、第1の 実施の形態と同様の処理であるが、今の場合はJavaバイトコードが imulであるので、図24に示したネイティブコードが生成される。ここではスタック深さ js=3におけるオペランドはS<2>、S<3>であるが、それぞれレジスタR10、R11に 割当てられているので、図24のオペランド割当てが両方ともレジスタの場合のネイティブコード、すなわち「mul S<2>、S<3>」というネイティブコードが生成される処理である。以上が図47の(17)で示すネイティブコードが生成される処理である。

[0133]

図47の(18)の変換処理において、ステップ1207では図42に示す処理が行われる。ステップ3001で求められるjsnextは2である。ステップ3002では図49に示す処理が行われる。ステップ3301では図45に示す処理が行われる(top=b-1=0、bottom=MAX(0,jsnext-NS)=0)。ステップ3201、3202、3203からi=0となってステップ3204が実行される。すなわちスタックオペランド[0]をメモリからレジスタに復帰するためのネイティブコードが生成される。今の例では、[1d]S<0>、[0]SAVE<0>」というネイティブコー

ドが生成される。

[0134]

さらに制御はステップ3205、3203 (No) と進み、ステップ3206で b=0に変更されて図45の処理は終了する。ステップ3003において「bra T28」というネイティブコードが生成される。図35の(8)で示すようにアドレス21に対してスタック深さ1が登録されているので、ステップ3004において求められるjsnextは1である。ステップ3005でb=MAX(0,jsnext-NS)=0に変更される。以上が図47の(18)で示すネイティブコードが生成される処理である。

[0135]

以下同様にして、図47および図48に示すネイティブコードが生成される。 以上のように、本発明の第2の実施の形態による非ネイティブコードのプログラム実行方式によれば、ローカル変数とオペランドスタックとがレジスタに割当てられた結果、従来これらがメモリに割当てられていた場合に比べて、変換後のネイティブコード数が減少するととともに、メモリアクセス頻度も減少し、その結果実行速度も向上することになる。

[0136]

第3の実施の形態

本発明の第3の実施の形態に係るデータ処理装置の構成は多くの部分が第2の 実施の形態の装置と共通である。

[0137]

まず図1~図18と図39とは、第3の実施の形態の装置で行なわれる処理は 第2の実施の形態の装置で行なわれる処理と同じである。

[0138]

M32Rレジスタの使用方法は図43と同じである。

また図20の処理の流れ自体は同じであるが、ステップ1207におけるjins tのJavaバイトコードに対するネイティブコードの生成処理は、図40~図42に示されるものではなく、対象とするJavaバイトコードの種類ごとに図50~図62のフローチャートに示す手順で行われる。

[0139]

図50は、スタックへのデータ転送だけを行うようなJavaバイトコードに対する処理である。具体的な例ではiconst__<n>とiload__<n>が相当する。この場合は、転送を行うネイティブコードを生成する代わりに、ステップ3601において転送元の場所(あるいは、転送元が即値の場合にはその即値)をP<i>に記録しておくだけである。ここで、P<i>(i=0~nStack-1)は、即値か転送元の場所かを記録できるようなデータ構造である。P<i>は表1のいずれかの値をとる。以下の説明や図中では、P<i>の値とその意味とはそれぞれ下に示すような関係であるものとする。

[0140]

【表1】

記号	意味
x(即値)	スタックオペランド[i]へ即値xをロードするネイティブコード がペンディング中であることを示す。
L <n></n>	スタックオペランド[i]にローカル変数[n]の値をロードするネ イティブコードがペンディングであることを示す。
S <i></i>	スタックオペランド[i]に割当てられたレジスタに有効な値が 保持されていることを示す。
SAVE <i></i>	スタックオペランド[i]には有効な値が保持されているが、割当てられたレジスタではなくメモリに格納されていることを示す。
_	特に意味のある記録がなされていないことを示す。

[0141]

ステップ3602は、実行の合流地点(すなわち分岐先となるラベルのあるアドレス)において、スタックオペランドのスタックトップ側のNS(4)個のエントリに割当てられたレジスタに値が保持されているようにするための処理である。スタックオペランドに割当てられたレジスタには必ずしも値を保持しているとは限らない。したがってそのままでは、複数の経路の実行パスが合流する地点において、レジスタの状態が不明となりそれ以降のネイティブコードの生成においてレジスタを利用することができなくなってしまう。そこで、実行の合流地点においては、必ずスタックオペランドのスタックトップ側のNS個のスタックオペランドを割り当てられたレジスタに値を保持するようにしている。そのための

ネイティブコードは、次のような場合に挿入されることになる。

[0142]

実行が次のアドレスに継続するようなJavaバイトコードがラベルの直前にある場合(すなわち次のアドレスにラベルがある場合)、そのJavaバイトコードに対するネイティブコードの直後(ラベルの前)に挿入される(ステップ3602、3702、3806、4003による)。このネイティブコードの挿入処理は図56に示してある。

[0143]

分岐を行なうようなJavaバイトコードにおいて、分岐するネイティブコードを生成する直前に挿入される(ステップ4101~4102、4203~42 05、4208~4210、4215~4217による)。

[0144]

このネイティブコードの挿入処理は図51および図53に示してある。

図51はスタックオペランドへの即値またはローカル変数の転送がペンディングになっている場合に、実際の転送を行なうネイティブコードを生成する処理である。ステップ4401、4402、4411の制御によって、i=0~kについてステップ4403~4410の処理を繰り返し行なう。すなわち、Pくi>が即値かL〈n〉である場合について、S〈i〉レジスタをリザーブするための処理を行ない(ステップ4404と4408)、次にS〈i〉レジスタに即値あるいはL〈n〉の値をロードするネイティブコードを生成している(4405、4409)。次にS〈i〉レジスタに有効値が保持されたことを示すため、P〈i〉の値をS〈i〉に変更する(4406、4410)。

[0145]

S<k>レジスタをリザーブするためのネイティブコード生成処理(ステップ3504と3707)は図52に示すフローチャートに従って行なわれる。まずS<k>レジスタがスタックオペランド[k-NS]の値を保持しているかどうかを調べる(4602)。保持していなければS<k>レジスタは空いている。保持しているようであれば、S<k>レジスタ(S<k-NS>レジスタと同じ)の値を保存するために、「st S<k-NS>、@SAVE<k-NS>」というネイティブコードを生成する(4603)。次にS

 $\langle k-NS \rangle$ レジスタの値が保存されたことを示すため、 $P \langle k-NS \rangle$ の値を $SAVE \langle k-NS \rangle$ に変更する(4604)。

[0146]

図53はスタックオペランド [k] からスタックボトム側のN S 個のオペランドのうち、SAVE<i>に格納されているオペランドを、それらに対して割当てられたレジスタにロードするネイティブコードを生成する処理である。i=k-NS(ただしk<NSのときは0)~kについてステップ4503~4505の処理を繰り返し行なう。すなわち、P<i>がSAVE<i>であれば(4504)、「Id S<i, @SAVE<i」」というネイティブコードを生成し(4504)、S<i>レジスタに有効値が保持されたことを示すため、P<i>の値をS<i>に変更する(4505)。

[0147]

図54はiaddに対するネイティブコードの生成処理である。iaddはスタックオペランド[js-2]に書き込みを行なう(jsはiadd実行時のスタック深さ)ので、これに対して割当てられたS<js-2>のレジスタをリザーブするためのネイティブコードの生成処理をまず行なう(3701)。次にステップ3702では、P<js-2>とP<js-1>に記録された転送元のデータを加算してS<js-2>レジスタに格納するようなネイティブコードの生成を行なう。ここで生成するネイティブコードはP<js-2>とP<js-1>の値の組み合わせに応じて図55のようになる。特別な場合としてケース1と6のようにネイティブコードを生成しないこともある。これらの場合はP<js-2>には即値を記録しておくが、これ以外のケースではS<js-2>に有効な値が保持されたことを示すため、P<js-2>をS<js-2>に変更する。ステップ3703以降の処理は図56の通り(図50のステップ3602と同じ)である。

[0148]

図 5 6 は jpcnextでの合流のためのネイティブコード挿入処理である。 jpcnext にラベルがある場合、すなわちプログラム実行経路が jpcnextにおいて合流する 場合にステップ $4302\sim4304$ の処理を行なう。

[0149]

ステップ4302ではjpcnextにおけるスタック深さの登録値を求めてjpcnext

の値とする。ステップ4303では [0] ~ [jsnext-1] のスタックオペランドを有効化するためのネイティブコードの生成処理を行なう(この処理は図51の通りである)。ステップ4304ではS<jsnext-1>から下NS個のスタックオペランドをレジスタに保持するためのネイティブコードの生成処理を行なう。このステップの処理は図53の通りである。

[0150]

isub、imul、idivについてもiaddの時の加算がそれぞれ減算、乗算、除算になる以外はiaddと同様である。

[0151]

図57はinvokestatic<int (int,int)>に対するネイティブコードの生成処理である。invokestatic<int (int,int)>もリターン値を格納するためにiaddと同様にスタックオペランド[js-2]に書き込みを行なうので、iaddと同様にこれに対して割当てられたS<js-2>のレジスタをリザーブするためのネイティブコードの生成処理をまず行なう (3801)。次にP<js-2>とP<js-1>に記録された転送元のデータを引数としてスタックにプッシュするネイティブコードを生成する (3802、3803)。P<js-2>とP<js-1>の値に応じて生成されるネイティブコードは変化するが、iaddのときと同様になるのでここでは図示していない。引き続き生成するネイティブコード (3804、3805)は、第1の実施の形態と同様である。ステップ3806以降の処理は図56の通りである。

[0152]

図58はireturnに対するネイティブコードの生成処理である。まずP<js-1>に記録された転送元のデータをrOレジスタに転送するネイティブコードを生成する(3901)。このとき生成するネイティブコードは、P<js-1>の値に応じて変化するが、ここでは図示していない。引き続き生成するネイティブコード3902は、第1の実施の形態と同様である。最後に次のアドレス以降のネイティブコードの生成に備えてP<i>を設定している(3903、3904)。

[0153]

図59はistore_<n>に対するネイティブコードの生成処理である。istore_<n>はローカル変数[n]に書き込みを行なうが、ローカル変数への書き込みを行な

う前には、このローカル変数を転送元とするようなオペランドスタックへのデータ転送がペンディングになっている場合には、それらのデータ転送を実施しておく必要がある。そこでそのためのネイティブコードの生成をまず行なう(4001)。次にP<js-1>に記録された転送元のデータをローカル変数 [n] に転送するネイティブコードを生成する。このとき生成するネイティブコードはP<js-1>の値とL<n>がメモリかレジスタかによって変化するが、ここでは図示していない。ステップ4003以降の処理は図56の通りである。

[0154]

ステップ4001における処理は図60に示してある。ステップ4801、4802および4807を用いた制御によって、i=0~js-1についてステップ4803~4806の処理を繰り返し行なう。すなわち、Pくi>にL〈n〉が記録されているならば(4803)、S〈i>レジスタをリザーブし(4804)、S〈i>レジスタにL〈n〉をロードするネイティブコードを生成し(4804)、S〈i>に有効値が保持されたことを示すため、P〈i>をS〈i>に変更する(4806)。

[0155]

図61はgotoに対するネイティブコードの生成処理である。分岐のネイティブコード (bra) を生成する (4103) が、その前に、スタックオペランド [js-1] からスタックトップ側のNS個のエントリに割当てられたレジスタに値を保持するためのネイティブコードを生成する (4101,4102)。これらの処理は図53、図52の通りである。

[0156]

図62はifgeに対するネイティブコードの生成処理である。P<js-1>に記録された転送元のデータと0を比較するネイティブコードと、その転送元のデータ>=0であるなら分岐するような条件分岐のネイティブコードとを生成するが、その前にスタックトップのNS個のエントリに割当てられたレジスタに値を保持するためのネイティブコードを生成する。なおここでのスタックトップはifgeの実行後のスタックトップであるのでk=js-2である(ステップ4203~4205、4208~4210、4215~4217)。

[0157]

以下、図6で示したJavaバイトコードのメソッドを図14の処理手順に従ってネイティブコードのサブルーチンに変換する例について説明する。

[0158]

ステップ602までは第2の実施の形態と同様に行なわれる。すなわち、図4 6に示すようなレジスタ割当て結果となる。

[0159]

ステップ603では図20に示す処理が行なわれる。図63はこの処理を実行するにつれて生成されるネイティブコードを示したものである。

[0160]

まず、ステップ1201では、図63の状態(1)で示すようなネイティブコードが生成される。これは、図32から図33へスタックレイアウトを変更するためのネイティブコードと、ローカル変数のうち、引数であってレジスタに割当てられているもの(この例ではL<0>とL<2>)についてメモリからレジスタに値を読み込んでおくためのネイティブコードである。

[0161]

ステップ1202においてjpc=0となる。ステップ1203において求められるアドレス0にあるJavaバイトコードjinstはiload_0である。ステップ1204において求められるjinstsizeは1である。ステップ1205において求められるjpcnextは1である。図35の(1)に示すようにアドレス0に対応付けてスタック深さ0が登録されているため、ステップ1206において求められるjsは0となる。

[0162]

ステップ1207では変換しようとするJavaバイトコードjinstに応じて図50~図62に示すような処理が行なわれる。今の例の場合は、jinstはiload __0であるので、図50に示す処理が行なわれる。ステップ4001においてPく0)にL<0>が記録される。ステップ3602からNoに進んで図50の処理は終了する。以上が図63の(2)の状態である。結局iload__0に対するネイティブコードはこの(2)では生成されないことになる。

[0163]

図63の(3)でも同様にP<1>にL<1>が記録されるだけでネイティブコードは 生成されない。

[0164]

(4)ではステップ1207において図54の処理が行なわれる。ステップ3701では図52に示す処理が行なわれる(i=js-2=0)が、ステップ4601における判定結果が「NO」となり処理は終了する。ステップ3702でまず図55のネイティブコードが生成される。今の場合、スタック深さjs=2におけるオペランドP<0>とP<1>とはそれぞれL<0>(レジスタ)、L<1>(レジスタ)であるので、ケース番号29のネイティブコードが生成される。P<0>はS<0>に変更されて図52の処理が終了する。ステップ3703では図56の処理が行なわれるが、ステップ4301における判定結果が「NO」となり処理を終了する。以上で図54の処理を終了する。以上で図54の処理を終了する。

[0165]

図63の(5)の変換処理においては、ステップ1207で図59の処理が行なわれる。図59のステップ4001では図60に示す処理が行なわれる。今の場合L<2>が登録されているP<i>はないので、ステップ4803における判定結果は常に「NO」となり、ネイティブコードは生成されずに終了する。スタック深さjs=1においてP<0>は"S<0>"となっているので、ステップ4002ではS<0>をローカル変数[2]に格納するようなネイティブコードを生成する。図46に示されるようにローカル変数[2]はメモリに割当てられているので、「st S<0>, @L<2>」というネイティブコードが生成されることになる。ステップ4003では図56の処理が行なわれるが、ステップ4301における判定結果がNOとなって処理を終了する。以上で図59の処理を終了する。

[0166]

図63の(6)に対する変換処理は(2)の場合と同様であり、P<0>に即値1 が記録され、ネイティブコードは生成されない。

[0167]

- (7) も同様にP<1>にL<0>が記録され、ネイティブコードは生成されない。
- (8)ではステップ1207において図62の処理が行なわれる。今の場合ス

タック深さjs=2においてP<1>はL<0>となっているので、制御はステップ4201、4207、4208と進む。ステップ4208で求められるjsnextは1である。ステップ4209では図51に示す処理が行なわれる(k=0)。ステップ4401、4402からi=0となって制御はステップ4403に進む。P<0>は即値なので、制御はステップ4404に進む。ステップ4404では図52に示す処理が行なわれる(k=0)が、ステップ4601からNoの側に進んで図52の処理は終了する。ステップ4405においてS<0>にP<0>の即値(1)をロードするネイティブコードが生成される。ここでは「ldi S<0>、#1」というネイティブコードが生成されることになる。ステップ4406で図51の処理は終了する。ステップ4409、4402からNoに進んで図51の処理は終了する。

[0168]

図62のステップ4205では図53に示す処理が行なわれる(k=0)が、この場合、SAVE<i>が記録されているP<i>は存在しないので、ステップ4503での判定結果が「NO」となり、ネイティブコードを生成することなく図53の処理は終了する。ステップ4206で「bra T21」というネイティブコードが生成される。

[0169]

図63の(9)~(13)は、それぞれ(6)(2)(2)(6)(2)と同様に処理され、P<1>~P<5>にそれぞれ即値2、L<0>、L<1>、即値3、L<2>が記録される。

[0170]

図63の(14)ではステップ1207において図54の処理が行なわれる。図54のステップ3701では図52に示す処理が行なわれる(k=js-2=4)。ここではステップ4601(Yes)、4602と進む。P<0>にはSAVE<0>が記録されているので、ステップ4603に進む。ステップ4603ではS<0>を保存するネイティブコードが生成される。すなわち、「st S<0>, @SAVE<0>」というネイティブコードが生成される。ステップ4604においてP<0>がSAVE<0>に変更されて図52の処理が終了する。

[0171]

図54のステップ3702では図55に示すネイティブコードが生成される。 今の場合、スタック深さjs=6におけるオペランドP<4>とP<5>はそれぞれ即値3 、L<2>(メモリ)であるので、ケース番号5のネイティブコードが生成される。 P<4>はS<4>に変更されて図56の処理を終了し、図54の処理を終了する。

[0172]

図63の(15)ではステップ1207において図54の処理が行なわれる(加算の代わりに減算となる)。ステップ3701では図52に示す処理が行なわれる(k=js-2=3)が、ここではステップ4601の判定結果が「NO」となり処理を終了する。ステップ3702では図55と同様のネイティブコードが生成される。今の場合、スタック深さjs=5におけるオペランドP<3〉とP<4〉はそれぞれL<1〉(レジスタ)、S<4〉(レジスタ)であるので、ケース番号27のネイティブコードが生成される(ただし、addではなくdivを使用する)。P<3〉はS<3〉に変更される。

[0173]

ステップ3703では図56の処理が行なわれるが、ステップ4301の判定 結果が「NO」となり処理を終了する。以上で図54の処理を終了する。

[0174]

図63の(16)の変換処理では、ステップ1207において図54の処理が行なわれる。図54のステップ3701では図52に示す処理が行なわれる(k=js-2=2)が、ここではステップ4601での判定結果が「NO」となり処理を終了する。ステップ3702では図55のネイティブコードが生成される。今の場合、スタック深さjs=4におけるオペランドP<2>とP<3>はそれぞれL<0>(レジスタ)、S<3>(レジスタ)であるので、ケース番号27のネイティブコードが生成される。P<2>はS<2>に変更される。ステップ3703では図56の処理が行なわれるが、ステップ4301での判定結果が「NO」となり処理を終了する。以上で図54の処理を終了する。

[0175]

図63の(17)の変換処理では、ステップ1207において図54の処理が 行なわれる(ただし加算でなく乗算である)。ステップ3701では図52に示 す処理が行なわれる(k=js-2=1)が、ここではステップ4601での判定結果が「NO」となり、図52の処理を終了する。

[0176]

図54に戻り、ステップ3702では図55のネイティブコードが生成される (ただし、addではなくmulを使用する)。今の場合、スタック深さjs=3におけるオペランドP<1>とP<2>はそれぞれ即値2、S<2>(レジスタ)であるので、ケース番号2のネイティブコードが生成される。即値2の掛け算は2ビット左シフトで求められるので、mul命令でなくs113命令が生成される。P<1>はS<1>に変更される。ステップ3703では図56の処理が行なわれるが、ステップ4301での判定結果が「NO」となり、何もせず図56の処理を終了する。以上で図54の処理を終了する。

[0177]

図63の(18)の変換処理では、ステップ1207において図61の処理が行なわれる。図61のステップ4101では図51に示す処理が行なわれる(k=is-1=1)が、今の場合、即値またはローカル変数が記録されているP(i)は存在しないため、i=0、1の場合ともにステップ4403(NO)、4407(NO)と進行して図51の処理を終了する。

[0178]

図61に戻り、ステップ4102では図53の処理が行なわれる(k=js-1=1)。ステップ4501で求められるiは0である。ステップ4502、4503と進み、P<0>にSAVE<0>が記録されているのでステップ4504に進む。ステップ4504ではSAVE<0>のメモリ領域の値をレジスタS<0>にロードするネイティブコードが生成される。すなわちld S<0>, @SAVE<0>というネイティブコードが生成される。すなわちld S<0>, @SAVE<0>というネイティブコードが生成される。ステップ4505ではP<0>がS<0>に変更される。ステップ4506でi=1となってステップ4502、4503と進む。P<1>はS<1>となっているので、ステップ4503での判定結果は「NO」となる。したがってステップ4506でi=2となり、ステップ4502での判定結果が「NO」となり図53の処理を終了する。

[0179]

図61に戻り、ステップ4103では「bra T28」というネイティブコードが 生成される。以上が図63の(18)の状態である。

[0180]

図 6 1 のステップ 4 1 0 4 で求められる jsnextは 1 であり、ステップ 4 1 0 5 ではP<0>がS<0>になる。以上が図 6 3 の(1 8')である。

[0181]

図64の(19)の変換処理では(2)と同様にしてP<1>にL<0>が記録され、 ネイティブコードは生成されない。

[0182]

(20)では(6)と同様にしてP<2>に1が記録され、ネイティブコードは生成されない。

[0183]

(21)では(4)と同様にして図のネイティブコードが生成される(ただし加算でなく減算となる)。この場合は図55のケース番号=25に相当する。P<1>がS<1>に変更される。

[0184]

(22)では(2)と同様にしてP<2>にL<2>が記録され、ネイティブコードは 生成されない。

[0185]

(23)ではステップ1207において図57の処理が行なわれる。図57のステップ3801では図52の処理が行なわれる(k=js-2=1)が、ステップ4601での判定結果が「NO」となって処理を終了し図57のステップ3802に戻る。P<1>はS<1>であるのでステップ3802で生成されるネイティブコードはpush S<1>となる。P<2>はL<2>であり、L<2>はメモリに割当てられているので、図57のステップ3803で生成されるネイティブコードは「Id r0,@L<2>」と「push r0」とになる。ステップ3804、3805と進んで図に示すネイティブコードが生成される。ステップ3806では図56の処理が行なわれるが、ネイティブコードは生成されない。

[0186]

図64の(24)の変換処理では、(4)と同様にして図のネイティブコードが生成される。この場合は図55のケース番号14に相当する。P<0>がS<0>に変更される。

[0187]

(25)の変換処理では、ステップ1207において図58の処理が行われる。P<0>はS<0>であるので、ステップ3901で生成されるネイティブコードはmvr0,S<0>となる。ステップ3902に進んで図64の(25)のネイティブコードが生成される。

[0188]

以上のようにこの第3の実施の形態のデータ処理装置によれば、データ転送だけを行なうJavaバイトコードについてはネイティブコードを生成せず、転送先のオペランドに転送元を対応付けて記録しておく。演算を行なうJavaバイトコードを変換する際に、先に転送元が記録されているようなオペランドを使用する際には記録しておいた転送元を使用して演算を行うようなネイティブコードを生成する。そのため、変換後のネイティブコード数が減少し、その結果実行速度も向上することになる。

[0189]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0190]

【発明の効果】

請求項1に記載の発明によれば、非ネイティブコードを、比較的少ない容量の 記憶手段を用いて、高速に実行できる。

[0191]

請求項2に記載の発明によれば、ハードウェア量をより少なく、および/また は全体の処理速度をより高くすることができる。

[0192]

請求項3に記載の発明によれば、ハードウェア量をより少なく、および/また。 は全体の処理速度をより高くすることができる。

[0193]

請求項4に記載の発明によれば、変換後のプログラムの実行を高速化できる。 請求項5に記載の発明によれば、変換後のプログラムの実行を高速化できる。

[0194]

請求項6に記載の発明にかかるデータ処理装置は、請求項5に記載の発明の構成に加えて、コード変換手段は、スタックへのデータの転送のみを行なう非ネイティブコードを検出してその転送元と転送先とを対応付けて記憶するための手段をさらに含み、生成するための手段は、データの転送のみを行なう非ネイティブコードの検出メモリオペランドのうちのスタックオペランドのうち、スタックトップ側のスタックオペランドが、プロセッサに備えられたレジスタに保持されるように、データ処理装置に接続されるメモリと、プロセッサのレジスタとの間で実行時にデータの保存と復帰とを行なうように、かつ、転送先をオペランドとして使用するコードについては、転送先に代えて、記憶するための手段に記憶された転送元をオペランドとするように、ネイティブコードを生成するための手段を含む。

[0195]

変換後のネイティブコードの数が、このような処理を行なわない場合と比較して減少する。実行すべきコード数が減少するので、変換後のプログラムの実行を 高速化できる。

【図面の簡単な説明】

- 【図1】 第1~第3の実施の形態におけるデータ処理装置を示す図である
- 【図2】 第1~第3の実施の形態における演算部の命令セットを示す図である。
- 【図3】 第1~第3の実施の形態における演算部の命令セットを示す図である。
 - 【図4】 第1~第3の実施の形態における演算部の命令セットを示す図で

ある。

- 【図5】 多機能命令デコーダ105のブロック図である。
- 【図6】 第1~第3の実施の形態の説明中、実行例で使用する変換対象の Javaバイトコードで記述されたメソッドとJavaバイトコードの意味を示 す図である。
- 【図7】 第1~第3の実施の形態における非ネイティブコードのプログラム実行処理の手順を示すフローチャートである。
- 【図8】 第1~第3の実施の形態における非ネイティブコードのサブルーチン呼出し処理の手順を示すフローチャートである。
- 【図9】 第1~第3の実施の形態における実行方法選択処理の手順を示す フローチャートである。
- 【図10】 第1~第3の実施の形態における非ネイティブまたはネイティブコードの実行処理の手順を示すフローチャートである。
- 【図11】 第1~第3の実施の形態における複雑な処理を要する非ネイティブコードをネイティブコードに変換する処理の手順を示すフローチャートである。
- 【図12】 第1~第3の実施の形態におけるinvokestaticをネイティブコードに変換する処理の手順を示すフローチャートである。
- 【図13】 第1~第3の実施の形態における実行前準備処理の手順を示す フローチャートである。
- 【図14】 第1~第3の実施の形態における非ネイティブコードのサブルーチンをネイティブコードのサブルーチンに変換する処理の手順を示すフローチャートである。
- 【図15】 第1~第3の実施の形態における変換開始処理の手順を示すフローチャートである。
- 【図16】 第1~第3の実施の形態におけるレジスタ割当て処理の手順を 示すフローチャートである。
- 【図17】 第1~第3の実施の形態におけるアドレスとスタック深さの登録処理の手順を示すフローチャートである。

- 【図18】 第1~第3の実施の形態におけるjinstのオペランド参照のカウント処理の手順を示すフローチャートである。
- 【図19】 第1の実施の形態におけるレジスタ割当ての決定処理の手順を 示すフローチャートである。
- 【図20】 第1~第3の実施の形態におけるメソッドコード変換処理の手順を示すフローチャートである。
- 【図21】 第1の実施の形態、3におけるiconst_<n>に対して生成されるネイティブコードを示す図である。
- 【図22】 第1の実施の形態、3におけるiload_<n>に対して生成されるネイティブコードを示す図である。
- 【図23】第1の実施の形態、3におけるistore_<n>に対して生成されるネイティブコードを示す図である。
- 【図24】 第1の実施の形態、3におけるiaddに対して生成されるネイティブコードを示す図である。
- 【図25】 第1の実施の形態におけるifgeに対して生成されるネイティブ コードを示す図である。
- 【図26】 第1の実施の形態におけるgotoに対して生成されるネイティブ コードを示す図である。
- 【図27】 第1の実施の形態におけるireturnに対して生成されるネイティブコードを示す図である。
- 【図28】 第1の実施の形態におけるinvokestaticに対して生成されるネイティブコードを示す図である。
- 【図29】 第1の実施の形態におけるM32Rのレジスタ使用方法を示す 図である。
- 【図30】 第1~第3の実施の形態におけるスタック使用方法を示す図である。
- 【図31】 第1~第3の実施の形態におけるスタック使用方法を示す図である。
 - 【図32】 第1~第3の実施の形態におけるスタック使用方法を示す図で

ある。

- 【図33】 第1~第3の実施の形態におけるスタック使用方法を示す図である。
- 【図34】 第1の実施の形態におけるオペランドへのレジスタ割当ての状態を示す図である。
- 【図35】 第1の実施の形態におけるレジスタ割当て処理の実行例を示す 図である。
- 【図36】 第1の実施の形態におけるレジスタ割当て処理の実行例を示す 図である。
- 【図37】 第1の実施の形態におけるメソッドコード変換処理の実行例を 示す図である。
- 【図38】 第1の実施の形態におけるメソッドコード変換処理の実行例を 示す図である。
- 【図39】 第2の実施の形態におけるレジスタ割当ての決定処理の手順を 示すフローチャートである。
- 【図40】 第2の実施の形態における分岐しないJavaバイトコードに 対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図41】 第2の実施の形態におけるifgeに対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図42】 第2の実施の形態におけるgotoに対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図43】 第2の実施の形態におけるM32Rレジスタの使用方法を示す 図である。
- 【図44】 第2の実施の形態におけるS~S<q>レジスタのオーバーフロー対処のためのネイティブコードの生成処理の手順を示すフローチャートである
- 【図45】 第2の実施の形態におけるS<bottom>~S<top>レジスタのアンダフロー対処のためのネイティブコードの生成処理の手順を示すフローチャートである。

- 【図46】 第2の実施の形態におけるオペランドへのレジスタ割当ての状態を示す図である。
- 【図47】 第2の実施の形態におけるメソッドコード変換処理の実行例を 示す図である。
- 【図48】 第2の実施の形態におけるメソッドコード変換処理の実行例を 示す図である。
- 【図49】 第2の実施の形態におけるSくjnext-1>から下のNS個のスタックオペランドをレジスタに保持するためのネイティブコードの生成処理の手順を示すフローチャートである。
- 【図50】 第3の実施の形態におけるスタックへのデータ転送だけを行なうJavaバイトコードに対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図51】 第3の実施の形態におけるP(i)を有効化するためのネイティブ コードの生成処理の手順を示すフローチャートである。
- 【図52】 第3の実施の形態におけるS<k>レジスタをリザーブするための ネイティブコードの生成処理の手順を示すフローチャートである。
- 【図53】 第3の実施の形態におけるS<k>から下のNS個のスタックオペランドをレジスタに保持するためのネイティブコードの生成処理の手順を示すフローチャートである。
- 【図54】 第3の実施の形態におけるiaddに対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図55】 第3の実施の形態におけるiaddに対して生成されるネイティブ コードを示す図である。
- 【図56】 第3の実施の形態におけるjpcnextでの合流のためのネイティ ブコード生成処理を示す図である。
- 【図57】 第3の実施の形態におけるinvokestaticに対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図58】 第3の実施の形態におけるireturnに対するネイティブコード の生成処理の手順を示すフローチャートである。


- 【図59】 第3の実施の形態におけるistore_<n>に対するネイティブコードの生成処理の手順を示すフローチャートである。
 - 【図60】 第3の実施の形態におけるL(n)のパージ処理を示す図である。
- 【図61】 第3の実施の形態におけるgotoに対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図62】 第3の実施の形態におけるifgeに対するネイティブコードの生成処理の手順を示すフローチャートである。
- 【図63】 第3の実施の形態のデータ処理装置におけるメソッドコード変換処理の実行例を示す図である。
- 【図64】 第3の実施の形態のデータ処理装置におけるメソッドコード変換処理の実行例を示す図である。

【符号の説明】

101 プロセッサ、102 RAM、103 ROM、105 多機能命令 デコーダ、106 演算部、107 バス、107A データバス、107B アドレスバス、110 ネイティブコードのメソッド、111 メソッドが使用 するデータ、120 ハードウェアトランスレータ、121 マルチプレクサ、 122 比較回路。 【書類名】

図面

【図1】



【図2】

ニーモニック		動作	条件ビット(C)	
ADD	Rdest, Rsrc	Rdest - Rdest + Rerc		
ADD3	Rdest, Rsrc, #1mm16	Rdest - Rsrc + (sh)imm16	_	
ADDI	Rdest, #imm8	Rdest - Rdest + (sb)imm8	_	
ADDV	Rdest, Rerc	Rdest - Rdest + Rsrc	変化	
ADDV3	Rdest, Rerc, #1mm16	Rdest = Rsrc + (sh)imm16	安化	
ADDX	Pdest, Rarc	Rdest - Rdest + Rsrc + C	変化	
And	Rdest, Rsrc	Rdest - Rdest & Rsrc	_	
AND3	Rdest, Rarc, #1mml6	Edest - Esrc & (uh)imml6	-	
BC	pcdisp8	if(C) PC=PC+((sb)pcdisp8<<2)	_	
BC	pcdisp24	1f(C) PC=PC+((824)pcdisp24<<2)		
BEO	Rescl,Resc2,pcdispl6	if(Rsrcl Rsrc2) PC-PC+((sh)pcdispl6<<	2) —	
BEQZ	Rarc, pediap16	if(Rsrc == 0) PC=PC+((sh)pcdisp16<(2)	· _	
BGE2	Rarc, pcdispl6	if(Rsrc >= 0) PC=PC+((sh)pcdisp16<(2)	_	
BCTZ	Marc, pcdisp16	if(Rare > 0) PC-PC+((sh)pcdispl6<(2)	-	
BL	pcdisp8	R14=PC+4,PC=PC+({sb})pcdisp8<<2)	_	
BL	pcdisp24	R14=PC+4, PC=PC+((s24)pcdisp24<(2)	_	
BLEZ	Rsrc,pcdisp16	if(Rarc <= 0) PC=PC+((sh)pcdisp16<<2)		
BLT2	Rarc, pedispl6	1f(Rsrc < 0) PC=PC+((sh)pcdisp16<<2)		
BNC	pcdisps	if(IC) PC=PC+((sb)pcdisp8<<2)	_	
BHC	pcdisp24	if(1C) PC=PC+((s24)pcdisp24<<2)		
BNE	Rescl, Resc2, pcdisp16	if(Rercl != Rerc2) PC=PC+((sh)pcdisp16<<2	2) -	
BNE2	Rsrc,pcdispl6	if(Rsrc != 0) PC=PC+((sh)pcdispl6<<2)	_	
Bra	pcdisp8	PC=PC+((sb)pcdisp8<(2)	_	
BRA	pcdisp24	PC=PC+((s24)pcdisp24<<2)	-	
CHIP	Rercl, Rerc2	(s)Rercl < (s)Rerc2	変化	
CMPI	Rerc, #imml6	(#)Rsrc < (sh)imml6	致化	
CKOU	Rercl, Rerc2	(u)Rercl < (u)Rerc2	安化	
CMPUI	Rarc, (imm16	(u)Rarc ((u)((sh)imm16)	安化	
DIV	Rdest,Rsrc	Rdest = (s)Rdest / (s)Rsrc	_	
DIVU	Rdest, Rarc	Rdest = (u)Edest / (u)Esrc	_	
æ	Rerc	R14 - PC+4, PC - Rsrc	_	
JMP	Rarc	PC - Rsrc	-	
LD	Rdest,@(disple,Rerc)	Rdest - *(s *)(Rsrc+(sh)displ6)		
LD	Edest, @src	Rdest = *(s *)Rsrc	-	
LD	Rdest,@Rsrc+	Rdest - *(s *)Rsrc, Rsrc +- 4	_	

【図3】


<u>===</u> :	ニック	動作 条件ビッ	F(C)
LD24	Rdest, #imm24	Rdest - imm24 & 0x00ffffff	
LDB	Rdest,@(disp16,Rsrc)	Rdest = *(sb *)(Rsrc+(sh)displ6)	_
LDB	Mest, @Rsrc	Rdest - *(sb *)Rsrc	_
LDH	Rdest,@(displ6,Rsrc)	Rdest = *(sh *)(Rsrc+(sh)displ6)	_
LDH	Edest, @Rerc	Rdest = *(sh *)Rsrc	
LDI	Rdest, #imml6	Rdest = (sh)imm16	
LDI	Rdest, fimm8	Rdest = (sb)imm8	_
LDUB	Mdest,@(disp16,Rsrc)	Rdest = *(ub *)(Rsrc+(sh)displ6)	_
LDUB	Rdest,@Rsxc	Rdest - *(ub *)Rsrc	_
LDUH	Rdest,@(displ6,Rsrc)	Rdest = *(uh *)(Rsrc+(sh)displ6)	_
LDUH	Rdest,@Rsrc	Rdest - *(ub *)Rsrc	-
LOCK	Rdest, @Rsrc	LOCK - 1, Rdest - *(8 *)Rsrc	_
MACHI	Rsrcl,Rsrc2	accumulator +- (s)(Rsrcl & 0xffff0000)	_
		* (8)((6)Rsrc2>>16)	
MACLO	Rarcl, Rarc2	accumulator += (s)(Rsrcl<<16) * (sh)kerc2	_
MACWEI		accumulator +- (s)Rsrc1 + (s)((s)Rsrc2>>16)	_
HACWL	Rsrcl, Rarc2	accumulator +- (s)Rsrcl * (sh)Rsrc2	_
MUL	Rdest, Rsrc	Rdest - (s)Rdest • (s)Rsrc	_
KULHI	Rarcl, Rarc2	accumulator = (s)(Rsrcl & Oxffff0000)	
		* (s)((s)Rsrc2>>16)	
HULLO	Rarcl, Rarc2	accumulator = (s)(Rsrcl<(16) * (sh)Rsrc2	_
MOLWES		accumulator = (s)Rsrc1 * (s)((s)Rsrc2>>16)	_
MULWLO		accumulator = (s)Rsrc1 * (sh)Rsrc2	
NV	Mdest, Rarc	Rdest = Rsrc	_
	I Rdest	Rdest - accumulater >> 32	_
	O Rdest	Rdest - accumulator	_
	I Rdest	Rdest = accumulator >> 16	-
NVFC	Rdest, CRsrc	Rdest - CRsrc	-
	I Rsic	accumulator[0:31] - Rsrc	_
	O Rerc	accumulator[32:63] - Rarc	_
HVTC	Rsic, CRdest	CRdest = Rerc	安化
NEG	Rdest, Rerc	Edest - 0 - Esrc	-
MOP		/*no-operation*/	_
not	Rdest, Rsrc	Rdest = "Rsrc	-
OR OR	Rdest, Rsrc	Rdest - Rdest Rsrc	_
OR3	Rdest, Esrc, #imml6	Rdest - Rsrc (uh)imml6	_
		•	
PAC		Round the 32-bit value in the accumulator	-
RACH	_	Round the 16-bit value in the accumulator	-
	Rdest, Rsrc	Rdest - (s)Rdest & (s)Rsrc	_
	Rdest, Rsrc	Rdest - (u)Rdest & (u)Rsrc	-
RTE		PC - BPC & Oxfiffiffic,	数化
		PSW[SM, IE, C] - PSW[BSM, BIE, BC]	

【図4】

=-1	ニック	助作	条件ピット(C)
Seth	Rdest, #1mm16	Rdest - imml6 << 16	M11 = 3 1 (0)
SLL	Rdest, Rsrc	Rdest = Rdest << (Rerc & 31)	_
SLL3	Rdest, Rsrc, #1mml6	Rdest = Rsrc << (imml6 & 31)	-
SLLI		Edest - Edest << inm5	_
SRA	. Rdest, Rsrc	Rdest = (s)Rdest >> (Rsrc & 31)	_
'SRA3	Rdest, Esrc, #imm16	Rdest = (s)Rsrc >> (imml6 & 31)	_
SRAI		Rdest - (s)Rdest >> 1mm5	-
SRL	Rdest, Rarc	Prost 2 (s) Reest)) 1mm	-
SRL3	Rdest, Rerc, #1mm16	Rdest = (u)Rdest >> (Rsrc s 31)	_
SRLI.	Rdest, #1mm5	Rdest = (u)Rsrc >> (imml6 & 31)	-
ST		Rdest = (u)Rdest >> imm5) *(s *)(Rsrc2+(sh)displ6) = Rsrc1	-
ST	Rarcl,@+Rarc2	"(" ")(REIC2+(Sh)displ6) - Rsrcl	-
ST	Rarcl,@-Rarc2	Rsrc2 += 4, *(s *)Rsrc2 = Rsrc1	
ST	Rarcl,@Rarc2	Rsrc2 -= 4, *(s *)Rsrc2 = Rsrc1	_
STB	• •	*(s *)Rsrc2 = Rsrc1	-
STB	Rarcl,@Rarc2	*(sb *)(Rsrc2+(sh)displ6) = Rsrcl	_
STH		*(Sb *)Rsrc2 = Rsrc1	_
STR	-Rarcl, @Rarc2	*(sh *)(Rsrc2+(sh)displ6) = Rsrcl	-
SUB	Rdest, Rsrc	*(sh *)Rsrc2 ~ Rsrc1	
SUBV	Rdest, Rsrc	Rdest - Rdest - Rsrc	-
SUBX	Rdest, Rsrc	Rdest - Rdest - Rsrc	変化
		Rdest = Rdest - Rsrc - C	安化
TRAP	∮n	PSW[BSM,BIE,BC] - PSW[SM,IE,C]	数化
		PSW[SM, IE, C] - PSW[SM, 0, 0]	2.10
		Call trap-handler number-n	
UNLOC	K Rsrcl,@Rsrc2	if(LOCK) { *(s *)RSTC2 - RSTCl; } LOCK	K-0 -
XOR	Rdest,Rarc	Rdest - Rdest ^ Rarc	
XOR3	Rdest, Rsrc, #imml6	Rdest = Rsrc ^ (uh)imml6	-
		(CD) Annual o	_


```
typedef singed int s; /* 32 bit signed integer (word)*/
typedef unsigned int u; /* 32 bit unsigned integer (word)*/
typedef signed short sh; /* 16 bit signed integer (halfword)*/
typedef unsigned short uh; /* 16 bit unsigned integer (halfword)*/
typedef signed char sh; /* 8 bit signed integer (byte)*/
typedef unsigned char ub; /* 8 bit unsigned integer (byte)*/
```

【図5】




野田	Java/(4/h=-F	黎 珠
ľ	lload_0	ローカル変数の表スタックにブッシュする
_	iload_1	ローセルを数(歩スケックにプッシュする
C4	2 sadd	スタックトップのふたつの数数をポップし、1台算結果をスタックにプッシュする
43	istore 2	スタックトップの類数をボップし、ローカル変数2にストアする
7	1const_1	1をスタックにブッシュする
ങ	110ad 0	ローセン政数のもスタックにプッシュする
9	1fge 21	くかシクトシレやよシレフ、 小の値が03 1 行の訳2 軸部 く ジャンレヤ
9		2をスタックにブッシュする
2	11oad 0	ローカラ教教の表スタックにプッシュする
=======================================		ローセン数数(をスケックにプッシュする
12		3をスタックにブッシュする
13	13 110ad 2	ローカル複数のをスタックにプッシュする
14		スタックトップのやたりの数数をポップし、それのを哲算した結果をスタックにレッシュする
15	•	スタックトップのふたつの整数をポップし、スタックトップにあった方の整数でもシー方の整数を割った結果をスタックにブッシュする
16	16 Ladd	スタックトップの冷れつの数数をポップし、それらを位卸した結果をスタックにブッシュする
17		スタックトップのふたりの整数をポップし、それらを兼算した結果をスタックにプッシュする
18		28億分へシャンレナの
21	21 110ad 0	ローカンを数のたスタックにブッシュする
22		1をスタックにプッシュする
23		スタックトップのやたしの観散をポップし、減算結果をスタックにブッシュする
24		ローカル複数1をスタックにブッシュする
25	25 invokestatic	メンシド Int F(Int, Int) 外耳び田ず
	<fnt f(int,="" int)=""></fnt>	
58		スタックトップのふたしの整数をポップし、1/11年結果をスタックにプッシュする
29	29 ireturn	スタックトップをボップし、その値をリケーン値としてサブラーチンの早の田つ形へジャンプナる


【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図19】



【図20】



【図21】

Javaバイトコード	オペランド割り当て	4/= 21- 1			
UAVAV 1-11-21 -	S(js>	ネイティブコード			
const_ <n></n>	レジスタ	ldi S <js>, #n</js>			
-	メモリ	ldi r0, #n			
		st r0, @S <js></js>			



Javaバイトコード		割り当て L〈n〉	ネイティブコード
iload_ <n></n>			mv S <js>, L<n> ld S<js>, @L<n></n></js></n></js>
			st L <n>, @S<js></js></n>
	メモリ	メモリ	ld r0, @L <n> st r0, @S<js></js></n>

【図23】

Javaバイトコード	オペランド Sくjs-1>		ネイティブコード
istore_ <n></n>	レジスタ	メモリ	mv L <n>, S<js-1> st S<js-1>, @L<n> ld L<n>, @S<js-1></js-1></n></n></js-1></js-1></n>
	メモリ		ld r0, @S <js-1> st r0, @L<n></n></js-1>

【図24】

Javaバイトコード		・割り当て S(is-1)	
iadd	レジスタ	レジスタ	add S <js-2>, S<js-1></js-1></js-2>
	レジスタ		ld r0, @S <js-1> add S<js-2>, r0</js-2></js-1>
	メモリ		ld r0, @S <js-2> add r0, S<js-1> st r0, @S<js-2></js-2></js-1></js-2>
	メモリ		ld r0, @S <js-2> ld r1, @S<js-1> add r0, r1 st r0, @S<js-2></js-2></js-1></js-2>

【図25】

Javaバイトコード	オペランド割り当て S〈js-1〉	ネイティブコード
ifge X	レジスタ	bgez S <js-1>, TX</js-1>
1	メモリ	ld r0, @S <js-1></js-1>
		bgez r0, TX

TXはX番地のJavaバイトコードに対して生成されたネイティブコードのアドレスである。

【図26】

Javaバイトコード		ネイティブコード]
goto X	-	bra TX	1
TXはX番地のJavaバイトコー	ドに対して生成され	たネイティブコードのアドレス	である。

【図27】

Javaバイトコード	オペランド割り当て	4 /= /T= 1°
Java, Girai i	S⟨js−1⟩	ネイティブコード
ireturn	レジスタ	mv r0, S <js-1></js-1>
1	<i>D</i> 223	エピローグのコード
_	メモリ	ld r0, @S <js-1></js-1>
		エピローグのコード


【図28】

Javaバイトコード	オペラン	割り当て	ナノニュゴー け			
Javay (4 Files	S(js-2> S(js-1>		ネイティブコード			
intokestatic <int f(int,="" int)=""></int>	レジスタ	レジスタ	push S <js-2> push S<js-1> ld24 r0, #method_id bl call_java_method addi sp, #8 mv S<js-1>, r0</js-1></js-1></js-2>			
·	レジスタ	メモリ	push S <js-2> ld r0, @S<js-1> push r0 ld24 r0, #method_id bl call_java_method addi sp, #8 mv S<js-1>, r0</js-1></js-1></js-2>			
	メモリ	レジスタ	ld r0, @S <js-2> push r0 push S<js-1> ld24 r0, #method_id bl call_java_method addi sp, #8 st r0, @S<js-1></js-1></js-1></js-2>			
	メモリ	メモリ	ld r0, @S <js-2> push r0 ld r0, @S<js-1> push r0 ld24 r0, #method_id bl call_java_method addi sp, #8 st r0, @S<js-1></js-1></js-1></js-2>			

【図29】


レジスタ	使用方法、使用範囲
r0-r3	計算のためにテンポラリに使用してよい。 r0とr1はサブルーチンから戻る際に戻り値を格納するためにも使用する。 これらのレジスタの値はサブルーチンの呼出し前後で保存しなくてよい。
r4-r7	計算のためにテンポラリに使用してよい。 これらのレジスタの値はサブルーチンの呼出し前後で保存しなくてよい。
r8-r13	オペランドスタックやローカル変数用に割り当てて使用する。 これらのレジスタの値はサブルーチンの呼出し前後で保存する。
r14 (lr)	リンクレジスタ。 サブルーチン呼出しの際に、戻り番地を格納するために使用する。 このレジスタの値はサブルーチンの呼出し前後で保存しなくてよい。
r15 (sp)	スタックポインタ。 このレジスタの値はサブルーチンの呼出し前後で保存する。

[図30]




メソッドエントリコード実行前の ネイティブスタック

【図31】




【図32】



メソッドエントリコード実行前の ネイティブスタック nStack=6, nLocal=2, nArg=2の場合

【図33】



【図34】

		レジ	スタ割当て
記号	オペランド	変換開始処理 直後	レジスタ割当て処理 後
L<0>	ローカル変数[0] (第1引数)	(32 ,SP)	R 13
L<1>	ローカル変数[1] (第2引数)	(28 ,SP)	(56 ,SP)
L<2>	ローカル変数[2]	(24 ,SP)	(52 ,SP).
S<0>	スタックオペランド[0]	(20 ,SP)	R 9
S<1>	スタックオペランド[1]	(16 ,SP)	R 8
S<2>	スタックオペランド[2]	(12 ,SP)	R 10
S<3>	スタックオペランド[3]	(8 ,SP)	R 11
S<4>	スタックオペランド[4]	(4 ,SP)	R 12
S<5>	スタックオペランド[5]	(0 ,SP)	(28 ,SP)

【図35】

	7	0	Ю	0	0	н	let .	l	п					lai	10.		٦.	101	<u></u>
ا د ا	1	<u> </u>	0	F	-	-	-	ļ			Ľ	1		2	<u> </u>	2	2		2
12	ш	<u> </u>	_	╙	╙	\vdash		Ľ	ਜ	Ľ		7	2	2	7	7	2	2	2
	0		_	ニ	_	1	н	7	7	2	~	3	<u> </u>	3	3	3	3	٣	3
	2	<u> </u>	0	0	0	0	0	0	0	2	0	0	<u>_</u>	二	2	7	2	_	2
	14	<u> </u>	°	<u>_</u>	o	0	0	0	0	0	0	0	Ţ	_	3	4	1	7	4
RS	3	<u> </u>	P	<u> </u>	0	0	0	<u> </u>	0	0	0	τ	Ţ	_	~	က	þ	7	4
α :	2	<u> </u>	2	0	0	0	0	0	0	0	-	τ	Ţ	-	П	-	ε	Þ	4
	H	P	0	-	7	7	~	٣	4	2	5	5	2	5	3	5	5	7	7
]	0	<u> </u>	-	ㄷ	9	4	ις.	2	<u>. </u>	2	5	2	2	2	2	2	5	2	2
112	<u>.</u>		t	┢	\vdash		l	┢┈	· · · · · · · · · · · · · · · · · · ·	┝	┢	H		\vdash	-		\vdash	\vdash	
にだ	践		1						1]										
5.4	3	F	급	7	=	_	=	<u> -</u>	1][21,	2	3]	4]	2]		2	4	3]	2	2}
いまる	3	0 0		2,1	3,	4,0	5,1	[6,2	2	ò	11,	12,	13,	14,	15,	16,	17,	18,	28,
のお	1	۲	<u>ت</u>	-	-	']	<u> </u>	드	1,	こ	드	[1	[]	드	ㄷ	드	IJ	[]	[2]
スタック深さリストに登録される命令アド	ス								(6)	İ									
	_	0	-	2	1	0	rel .	2	н	2	3	4	2	9	١	4	3	2	01
jsnext				 		Ĭ	ļ	 		ľ		7	ľ	٦	,	,	.,	,	` `
a a			١.					l											
produce			1	Н	1	0	7	П	0	1	-	1	1	1	1	1	1	1	0
뒿			1	l				l			l l							1	
l ä	- 1		ı																
	\dashv		0	6	2	7	0	0	₩	0	0	0	0	0	2	2	2	2	0
consume			1																
å																			
-	_		ļ.	_						_		_		L		Ш	Ц	Ш	
×				~	က	Þ	ស	9	6	10	11	12	13	14	15	16	17	18	21
l ë											l		ļ						
jpcnext					1														
├	-1	\vdash	규	1	1	1	-	1	e	1	1	1	1	1	1	1	1	1	9
jinstsize	- 1							,	``	•									
183		[
28					١.			•											
1 4		l																	
	\exists		T	Г	Н	Н		H		Η.	H	Н	Н	Н	Н	Н	H	H	-
																		П	
nst			0,	۲,		7		0	ਜ਼	7	[o]	ᆔ	3	7				H	æ
걸	I		اوا	ˈ <u>ק</u>	_)re	at t	ַבֵּי	CV	13t	١	ğ	ıst	امً	_		ا_ا		2
Ì		1	Į Į	102	ğ	3 tc	601	iload	fge	iconst	9	Loa	COL	los	٦qc	딁	g	12	goto 2
<u> </u>	_	<u> </u>	0 iload	1 iload	2 1add	1 tstore	0 iconst	1 11	2 1fge 21	프	2 iload	3 iload	4 Lconst	5 110ad) <u>T</u> (3 1d1v	4 tadd	3 1 1 1 1 1	2 gc
_ <u>5</u>			Ľ						LV	"	[7]	(T)	7	5	9	87	4		64
jpc js		o	0	1	2	3	4	က	9	6	10	11	12	13	14	15	16	17	18
	ᅦ	\Box								_		Н		Н	Н		Н	-	
· 数		E	(2)	(3)	4	(2)	9)	5	(8)	6	(10)	(11)	(12)	(13)	(14)	(15)	(16)	(11)	(18)
		L	L			Ш	L	L_		ليا		$oldsymbol{\square}$	\sqsubset	\square	\sqsubset	\square	\Box	\square	

[図36]

(20) 21 1 1 1 1 1 1 2	IZ.	<u> </u>	تما	m	m				<u></u>	T _m
21 1 1 1 1 2 2 0 1 2 1 2 2 2 2 2 2 2 2 2		_	_		_				_	
21 11load 0 1 22 0 1 2 (22,2) 5 8 4 4 2 2 2 2 1 const_1 1 2 3 0 1 3 (23,3) 5 8 5 4 4 2 2 2 1 const_1 1 2 4 2 1 2 (23,3) 5 10 6 4 4 2 2 2 1 const_1 1 2 4 2 1 2 (24,2) 5 10 7 4 4 2 2 2 1 const_1 3 2 8 2 1 2 (28,2) 5 1 2 8 4 4 2 2 2 3 1nvokestati 3 2 8 2 1 2 2 (28,2) 5 1 2 8 4 4 2 2 2 3 1nvokestati 3 2 8 2 1 2 2 (28,2) 5 1 2 8 4 4 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2			ᆫ	L_					Ľ	
21 1 1 1 1 1 1 2 2 0 1 2 1 2 2 2 2 3 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4	_	<u></u>			ᆫ				_	1
21 1110ad 0 1 22 0 1 2 (22,2) 5 8 4 4 4 2 2 1 2 (23,3) 5 8 5 4 4 2 3 3 1 sub 2 2 1 2 (24,2) 5 10 6 4 2 3 1 2 2 (24,2) 5 10 6 4 2 3 1 2 2 (24,2) 5 10 6 4 2 3 1 2 2 1 2 (24,2) 5 10 7 4 2 2 1 2 2 1 2 2 (28,2) 5 10 7 4 2 2 3 1 nvokestati 3 28 2 1 2 (28,2) 5 10 7 4 2 2 3 1 nvokestati 3 28 2 1 2 (28,2) 5 10 7 4 2 2 3 1 nvokestati 3 28 2 1 2 (28,2) 5 10 7 4 2 2 2 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2		_	~	2	_					
21 1 1 1 1 1 1 2 1		<u> </u>	<u> </u>	7	L_					4
21 1 10ad 0 1 22 0 1 2 (22,2) 5 8 22 2 1const_1 1 23 0 1 3 (23,3) 5 18 23 3 1sub 1 24 2 1 2 (24,2) 5 10 24 2 1load 2 1 25 0 1 3 (25,3) 5 10 25 3 1load 2 1 2 1 2 (26,2) 5 10 25 3 1load 2 1 2 1 2 (28,2) 5 12 26 2 1tt 2 1 2 (28,2) 5 12 2 1 2 2 1 2 1 1 2 1 1 2 1 1 1 1 2 1 1 1 1 1 1 1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				<u>L</u>	_					
21 1 1 10ad 0 1 22 0 1 2 (22,2) 5 5 2 2 1 const_1 1 1 23 0 1 3 (23,3) 5 5 2 3 1 sub 2 1 24,2 1 2 (24,2) 5 5 2 4 2 1 1 2 (24,2) 5 5 2 3 1 nvokestati 3 28 2 1 2 (28,2) 5 5 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	_				_					<u> </u>
21 1 1 1 1 1 1 2 1	٣	8	윾	ដ	12				13	13
21 1 1 10ad 0 1 22 0 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2	5	S	S	S	S				7	œ
21 1 1 1 1 1 1 2 1 0 1 1 2 2 0 1 1 2 2 2 2	[22,2]	(23,3)	[24,2]	[25,3]	[28,2]				[29,1]	
21 1 1 1 1 1 1 2 0 0 1 2 2 0 0 2 2 2 1 2 1	2	3	2	3	2				7	0
21 1 1 10ad 0 1 22 22 2 1 const_1 1 23 23 3 1sub 1 24 24 2 11oad 2 1 25 25 3 1nvokestati 3 28 c <int 1="" 29<br="" f(int,="">28 2 1add 1 29 29 1 ireturn 1 30</int>	1	1	1	1	1		•		-	0
21 1 1 10ad 0 1 22 2 1 1 10ad 0 1 23 3 1 sub 24 2 1 10ad 2 1 25 3 1 nvokestati 3 c c < int F(int, 28 2 i add 1 1 29 1 ireturn 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	0	0	2	0	2				2	-
21 1 1 10ad 0 22 2 1 const 1 23 3 1 sub 24 2 1 10ad 2 25 3 1 nvokestati c < int F(int, 28 2 iadd 29 1 ireturn	22	23	24	25	28	-			53	30
21 1110ad 22 2 1const 23 3 1sub 24 2 110ad 25 3 1nvoke c c <int f(1nt,<br="">28 2 1add 29 1 1retur</int>	1	1	1	1	3				1	1
(19) 21 (20) 22 (21) 23 (22) 24 (23) 25 (24) 28 (25) 29	1 110ad 0		3 tsub	2 lload 2	3 invokestati	U	<int< td=""><td>F(int,</td><td>2 1add</td><td>1 ireturn</td></int<>	F(int,	2 1add	1 ireturn
(20) 2 (21) 2 (22) 2 (23) 2 (24) 2 (25) 2	ᇤ	7.5	:3	1	iù.			-	8	6
(19) (20) (21) (23) (24) (24)		2	2	12		_		_	12	
	(19)	(20)	(21)	(22)	(23)				(24)	(22)


[図37]

状態	odſ	jinst	jinstsize	jpcnext	3s	ネイティブコード
E						addi sp, #-(nlocal-nArg+nStack)*4
		-				bush #8
						push r9
						push r10
						push r11
						push r12
						push r13
						push lr
						ld L<0>, 0((nlocal+nStack+nSave-1)*4,sp)
(2)	0	0 110ad_0	1	П	0	mv 8<0>, L<0>
(3)	1	1 110ad 1	1	2	1	1d 8<1>, @L<1>
(4)	2	2 tadd	1	3	2	add \$<0>, \$<1>
(2)	6	3 istore 2	F	Ť	Г	st 3<0>, @L<2>
(9)	4	4 iconst_l	-	5	0	ldi s<0>, #1
1)	5	5 110ad 0	ī	9	7	mv S<1>, 1<0>
(8)	9	6 1fge 21	3	6	7	bgez S<1>, T21
(6)	6	iconst_2	1	10	1	1d1 S<1>, #2
(10)	10	10/11oad_0	1	11	2	mv 3<2>, L<0>
11)	11	11 11oad 1	1	12	3	1d 3<3>, @L<1>
12)	12	12 iconst_3	1	13	4	ld1 S<4>, #3
(13)	13	13 110ad_2	1	14	5	1d r0, GL<2> st r0. 68<5>
E	14	14 1add	T	15	9	1d r0, @s<5>
					1	add 3<4>, r0
(12)	15	15 1div	1	16	5	d1v 3<3>, S<4>
(16)	16	16 tadd	7	17	4	add S<2>, S<3>
17)	17	17 1mul	1	18	က	mul 8<1>, 8<2>
(18)	18	18 goto 28	3	21	2	bra T28
(13)	21	21 110ad 0	1	22	1	T21: mv 3<1>, L<0>
_	22	22[iconst_1	1	23	2	
(21)	23	23 1sub	1	24	٣	sub S<1>, S<2>
					l	


【図38】

i5 2 1d 8<2>, 01<2>	က	jl calljavaMethod addi sp, #8		Z .T.Z8:	10 1 mv z0, s<0>	pop 1r	pop r13	pop r12	pop r11	pop r10	pop r9	pop r8	add1 sp, #(nlocal-nArg+nStack)*4	Jmp 1r
1 25	nvokestatic 3 28			67 1	30									
(22) 24 1oad 2	(23) 25 invokestatic <int f(int,<="" td=""><td></td><td>000</td><td></td><td>(25) 29 ireturn</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></int>		000		(25) 29 ireturn									


【図39】




【図40】



【図41】




【図42】




【図43】

レジスタ	使用方法、使用範囲
r0-r3	計算のためにテンポラリに使用してよい。
l	r0とr1はサブルーチンから戻る際に戻り値を格納するためにも使用する。
!	これらのレジスタの値はサブルーチンの呼出し前後で保存しなくてよい。
r4r7	計算のためにテンポラリに使用してよい。
<u> </u>	これらのレジスタの値はサブルーチンの呼出し前後で保存しなくてよい。
r 8 -/ 13	オペランドスタック用に割り当てて使用する。
	r8にはオペランドスタック[4n]を割り当てる。
i	r9にはオペランドスタック[4n+1]を割り当てる。
	r10にはオペランドスタック[4n+2]を割り当てる。
	r11にはオペランドスタック[4n+3]を割り当てる。(n=0,1,2,)
	これらのレジスタの値はサブルーチンの呼出し前後で保存する。
r12-r13	ローカル変数用に割り当てて使用する。
L	これらのレジスタの値はサブルーチンの呼出し前後で保存する。
r14 (tr)	リンクレジスタ。
	サブルーチン呼出しの際に、戻り番地を格納するために使用する。
	このレジスタの値はサブルーチンの呼出し前後で保存しなくてよい。
r15 (sp)	スタックポインタ。
L	このレジスタの値はサブルーチンの呼出し前後で保存する。

【図44】



【図45】





【図46】

		レジ	スタ割当て
記号	オペランド	変換開始処理 直後	レジスタ割当て処理 後
L<0>	ローカル変数[0] (第1引数)	(60 ,SP)	R 12
L<1>	ロ―カル変数[1] (第2引数)	(56 ,SP)	(56 ,SP)
L<2>	ローカル変数[2]	(52 ,SP)	R 13
S<0>	スタックオペランド[0]	(48 ,SP)	R 8
S<1>	スタックオペランド[1]	(44 ,SP)	R 9
S<2>	スタックオペランド[2]	(40 ,SP)	R 10
S<3>	スタックオペランド[3]	(36 ,SP)	R 11
S<4>	スタックオペランド[4]	(32 ,SP)	.R 8
S<5>	スタックオペランド[5]	(28 ,SP)	R 9




【図47】

朱髓		jinst	jinstsize	jpcnext)a	g Q	consume	produce	low	high	ネイティブコード
(7)						H					addi sp, f-(nlocal-nArg+nStuck)*4
											push re
											push r9
						_					push 110
					_						push r11
					_						push r12
			•								push r13
							_				push lr
			•								ld L<0>, 8((nLocal+nStack+nSave-1)*4, sp)
	0				-	0					ld L<1>, 0((nLocal+nStack+nSave-2)*4, sp)
(2)	0	iload 0	1	1	0	0	0	7	0		mv S<0>, L<0>
(3)	1	1 1load 1	1	2	-	-	0	T	F	2	mv S<1>, 1<1>
(4)	2	2 ladd	1	3	2	0	2	-	0	~	add S<0>, S<1>
(2)	3	3 istore 2	ī	þ	-	0		0	6		st S<0>, 0L<2>
(9)	4	4 iconst_1	1	S	6	0	0	-	0		1df S<0>, #1
(2)	5	5 110ad 0	ī	9	ᆵ	 -	0	7	7	2	mv S<1>, L<0>
(8)	9	1fge 21	3	6	7	0	-	0	7	2	bgez S<1>, T21
(6)	6	9 iconst_2	1	10	-	0	0	7	7	2	ldl 8<1>, 12
(10)	10	10 110ad 0	1	11	2	0	0	-	2	r	mv S<2>, L<0>
(11)	11	11 110ad 1	1	12	3	0	0	7	3	4	1d S<3>, @L<1>
(12)	12	1const_3	1	13	4	H	0	1	4	5	at S<0>, @SAVE<0>
]				+	7				į	1d1 8<4>, #3
<u> </u>	=======================================	13 110ad_2	ਜ	14	\$		0	7	6	9	st S<1>, 8SAVE<1>
	7	10 4044	†	1	╁	16	ď	†	卞		7779 (707 DT
	151	15 idiv	1	191	2 50	, ~	7 6	1	-	0 5	div 8c35. Sc45
(16)	16	16 1add	-	11	┢	2	2	-	~	4	add S<2>, S<3>
(11)	13	17 1mul	1	138	m	\vdash	2	r	ī	٦	1d S<1>, 8SAVE<1>
						1		·			mul S<1>, S<2>
(18)	18	18 goto 28	2	21	2	ļ.,	0	0	2	2	ld S<0>, @SAVE<0>
						5					bra T28
(19)	21	21 iload 0	T	22	7	0	0	1	1	2	T21; mv S<1>, L<0>
(50)	22	22 iconst 1	1	23	2	0	0	1	2	3	1d1 S<2>, #1
(21)	23	23 tsub	1	24	3	0	2	1	1	3	sub S<1>, S<2>
(22)	24	24 iload 2	1	25	2	0	0	7	2	3	1d S<2>, 0L<2>


【図48】

(23) 25 invokestatic <int int)="" p(int,=""></int>	invokestatic <int int)="" p(int,=""></int>	-	£ .	2	88	0	8	-	-			push S<2> push S<1> ld24 r0, @method1d j1 callJavaMethod add1 sp, f8 mv S<1>, r0
28 14dd 1 29 2	1	1 29 2	29 2	2	_	0]	2	1	0		T2	T28: add S<0>, S<1>
29 treturn 1 30 1 0		1 30 1 0	30 1 0	7 7	•	_	τ	0	0	_	Ļ	mv £0, S<0>
				_								pop 1r
							-				_	pop r13
												pop r12
		_		_							_	pop rll
				-								pop r10
												6. dod
												ರಿಂಗಿ ಸರಿ
				_								addi sp, #(nlocal-nArg+nStack)*4
												Jmp 1r


【図49】




【図50】




【図51】




【図52】



【図53】




【図54】




【図55]

シントリード	オペラン/ P <j=2></j=2>	मिं <u>ग</u>	7 - 7 84		その他の処理
iedd		司権(16ピット符号付続回以下	ī	c ı	P <js-2>にP<js-2>+P<js-1>の 即復を記録する</js-1></js-2></js-2>
		S <js-1></js-1>	1	edd3 S<1s-2>, S<1s-1>, \$P<1s-2>	A REPORT OF
	即位(10ピット符号付前回以下)	SAVE <ja-1></ja-1>	3	ld r0, @SAVE <js-1> addl S<js-2>, r0, @P<js-2></js-2></js-2></js-1>	
		ローカル支数 L(a) (レグスタ)	1	add1 \$<15-2>, l <n>, \$P<15-2></n>	P <js-2>に5<js-2>を記録する</js-2></js-2>
		ローカル安全 しゅっ (ゲモリ)	5	ld S <js-2>, fl<n> add3 S<js-2>, S<js-2>, fP<js-2></js-2></js-2></js-2></n></js-2>	1
		印象(16ピット符号分配部以下		¢1.	P <js-2>にP<js-2>+P<js-1>の 創作を記録する</js-1></js-2></js-2>
				ldh S <js-2>, #high(P<js-2>) or3 S<js-2>, S<js-2>, #low(P<js-< td=""><td></td></js-<></js-2></js-2></js-2></js-2>	
-		S <js-1></js-1>	7	2>)	
		·		edi \$<15-2>, \$<15-1> ld e0, \$\$AVE<10-1>	i
		SAVE <js-1></js-1>		ldh 5 <js=2>, fhigh(P<js=2>) or3 5<js=2>, 5<js=2>, flow(P<js=< td=""><td></td></js=<></js=2></js=2></js=2></js=2>	
	即他(16ピット符号付能通以上)	-		2>) mdd S <js-2>, r0</js-2>	Í
				Idh Scin-2>, shigh/Pcin-2>)	P <js-2>にS<js-2>を記録する</js-2></js-2>
		ローカル変数 しい (レジスタ)	•	or3 S <js-2>, S<js-2>, #lor(P<js- 2>)</js- </js-2></js-2>	
			\vdash	add 5<\s-2>, 1 <n> 1dh 5<\s-2>, #high(P<\s-2>)</n>	
				or3 5 <js-2>, 5<js-2>, #low(P<js-< td=""><td>į</td></js-<></js-2></js-2>	į
		ローカル変数(60 (メモリ)		2>) ld :0, 81 <n></n>	1
		事情(はピット符号付他)選以下)	11	add S <js-2>, r0 eddi S<js-2>, eP<js-1> add3 S<js-2>, S<js-2>, eP<js-1></js-1></js-2></js-2></js-1></js-2></js-2>	
i		中華(16ピット符号付着)回立下	12		1
		可能(16ピット符号付着)的以上	13	1dh r0, fhigh(P <js=1>) or3 r0, r0, \$1ox(P<js=1>)</js=1></js=1>	
1	S <j=-2></j=-2>	\$ <jn-1></jn-1>		add S <je-2>, r0 add S<je-2>, S<je-1></je-1></je-2></je-2>	P <js-2>に5<js-2>を記録する</js-2></js-2>
1		SAVE <jo-1></jo-1>	15]ld r0, 85 <js-1></js-1>	F-38-27-5-33-27ERCM 9 G
-		ローカル支表 しゅ (レジスタ)		add 5 <js-2>, r0 add 5<js-2>, l<n></n></js-2></js-2>	
1	,	ローカル変数しい(ゲモリ)	17	ld r0, GL <n></n>	i
- 1			_	add 5 <js-2>, r0 ld 5<js-2>, #SAVE<js-2></js-2></js-2></js-2>	
- 1		即義(などット符号付続回以下)	148	eddi \$ <js-2>, \$P<js-1></js-1></js-2>]
		印度(16ピット符号付配回以下	19	ld S <j=-2>, #SAVE<j=-2> addl S<j=-2>, S<j=-2>, #P<j=-1></j=-1></j=-2></j=-2></j=-2></j=-2>	ľ
!				ld S <js-2>, @SAVE<js-2></js-2></js-2>	1
1		準値(16ピット符号付続回以上	20	ldh r0, Shigh(P <j=-1>) orl r0, r0, Slow(P<js=1>)</js=1></j=-1>	
	SAVE <js=2></js=2>			add S<1s-2>, r0 ld S<1s-2>, @SAVE<1s-2>	
	SAVE(38-27	\$ <ja-1></ja-1>	-	-CAL 513-27, 313-17	P<1s-2>に5 <js-2>を記録する</js-2>
		SAVE <js-1></js-1>	22	ld S <js-2>, @SAVE<js-2> ld r0, @S<js-1></js-1></js-2></js-2>	
				add 5<1e-2>, r0	
		ローカル変数 しんか (レジスタ)	23	ld S <js-2>, \$SAVE<js-2> add S<js-2>, 1<n></n></js-2></js-2></js-2>	
		ワーカル変数しい(ゲモリ)	24	ld S <js-2>, @SAVE<js-2> ld r0, @lkm></js-2></js-2>	
				edd Scin-2>, ro	
		印版(16ピット符号付前回以下	25	add3 5 <js-2>, L<n>, 6P<js-1> av S<js-2>, L<n></n></js-2></js-1></n></js-2>	
	,	印施(16ピット符号弁範囲以上	26	ldh r0, #high(P <js-1>)</js-1>	
				or3 r0, r0, #low(P <js-1>) add_S<js-2>, r0</js-2></js-1>	
	County (I St Marie) A 20 mm	S <j=-1></j=-1>	27	mv S <js-2>, I<m> add S<js-2>, S<js-1></js-1></js-2></m></js-2>	
i	ローカル食欲 し(い) (レジスタ)	#117mad : 11		TO IC ARVACKID-1>	P <js=2>にS<js=2>を記録する</js=2></js=2>
į		SAVE <js-1></js-1>		av S <js-2>, 1<a> add S<js-2>, r0</js-2></js-2>	
ľ		ローカル変数 しい (レジスタ)	29	mv S <js-2>, Lcm></js-2>	
		ローカル変数しい(ゲモリ)	20	edd S <js-2>, 1<n> ld S<js-2>, 8L<n></n></js-2></n></js-2>	
ł			_	add S <js-2>, L<s> ld 8<js-2>, @L<n></n></js-2></s></js-2>	
1		野歌(8ピット符号付着)田以下	31	eddi S <js-2>, #Pcjs-1></js-2>	
- 1		甲酸(16ピット符号分数観点下	22	ld 5 <j=-2>, 01<n> add3 5<j=-2>, 5<j=-2>, \$P<j=-1></j=-1></j=-2></j=-2></n></j=-2>	
				ld 5 <js-2>, \$1<n></n></js-2>	
		の他(16ピット符号付続把以上	22	ldh =0, #high(P <js-1>) o=3 =0, =0, #low(P<js-1>)</js-1></js-1>	
				add S<1s-2>, r0	,
	ローカル変数に応じてい	S <js-1></js-1>	24	ld \$ <js-2>, \$1<a> add \$<js-2>, \$<js-1></js-1></js-2></js-2>	P <js-z>にS<js-2>を記録する</js-2></js-z>
		SAVE<15-1>		ld r0, @SAVE <js-1> ld S<js-2>, @Les></js-2></js-1>	
		3444/38-17		add \$<1=-2>, r0	
		ローカル変数 L公(レジスタ)		add S<1s-2>, r0 ld S<1s-2>, Blks>	
			36	add \$<1=-2>, r0	


【図56】




【図57】




【図58】




[図59]




【図60】



【図61】



【図62】





【図63】

本人中ノブロード	And the factor and the factor of the factor	-	bush re	- Gar yang		mish +11	push r12	The state of the s		Dresh Ir		Id IXU>, e((nlocal+nStack+nSave=1)*4,sp)	ld L<1>, 0 (nLocal+nStack+nSave-2) *4, sp)				mv \$<0>, L<0>		٠İ	st S<0>, 0L<2>				1di Sc0>, 01	bgez L<0>, 717	,						at Scho, Asbuschs		add3 8<4>, 8<4>, 43	mv 8<3>, 1<1>	div S<3>, 8<4>	mv 8<2>. 1<0>	1918 1818 1911	add 342>, 343>	8113 8<1>, 5<2>, #1		1d S<0>, BSAVE<0>	bra 124	
P<5>									_				ı	ŀ	Ì	ı		-		ı	,	ļ		-	ı	ı	ļ		1	ļ	1,425	T	,	ı		1	T		1		1		1	ı
P<4>>													1	Ī		•		ı		1	1	ŀ			1	Ī	ļ		ı	3	5	T		8<4>		ı	T	ı	1		1		1	1
P<3>											_		ı	ī	Ī	,		1		1	ı	ļ	1	_	ı	ī	ŀ	İ	1<1>	(1>1	Ý.	ĺ		(1)		8<3>		1	1		1		1	1
P<1> P<2> P<3> P<4> P<5>		•									_		1	,	Ī	1		. 1	1		ī	ŀ			1	ŀ	\$65.		L<0> L<1>	<1>7 <0>7	140> 141>	T	•	140> 141> 344>		1<0> 3<3>	T	1670	打		1			1
PC1>													i	i	ŀ	3		1	1	1	-	3		_	1	~	Г	Т	2	2	П	l		7		~	Г	•	Т	-	9<1>		Ŷ	7
P<0>							_						ı	7<0>	Г	1		460		1	7	Γ	1		\$<0>8	3<0>8	\$40>		3<0>	3<0>	\$<0>8		-	SAVE<0>		SAVE<0>		CA100/01			SAVE<0> 8<1>		٦	ŝ
9		_			_		_	_		_	_	_		0	F	4	7	_	1	_	0	F	1	~		1	L	ı	_		18	9			2	VI.	Ŧ	_	F	2		~	1	1
ipcnext is														1	,	4	mā [¯]			4	\$	9		37		10	F	1	12	13	14	13			16		171		°.	9		21		
jinstsize														-		•	7			7	-			7		T	-	ľ	1	1	1	-			_		-		F	•		m		
he jinst								•						Ulload 0	1111oad 1		7178dd		7 40+050 3	2 20000	4 1const 1	\$ 110ad 0	25.00	77 9677		9 iconst_2	10 tload 0	1111000	1 TT TT TT TT TT TT TT TT TT TT TT TT TT	12 1const 3	13 110ad 2	14 tadd		17.7	ATBT CT		16 tadd		17 1mil		e e	07 010fi 07		
林	3		_		-	_								(2)	(3)	t	}		į		ê	3	F	- -	7			H	+	77	1	- GE		+	ŝ	┨	(36)	_	620	-	+	(64)	1.01/	



121:				addi 8<1>, 1<0>, 6-1		1d r0, 812>	bush ro	bush 8<1>	1d24 r0, fmethodId	11 callJavaMathod	addi sp, 88	nv 8<1>, r0	T28: add 8<0>, S<1>	mv r0, S<0>	pop 1r	pop r13	pop r12	pop r11	pop. r10	pop r9	8z dod	add1 sp, #(nlocal-nArg+nStack) +4	jap ir
		1		ı	1							ı	í	1									
		ı	-	ı	ı							1	ı	ī	_								
		1	,	ı	ı							ı	-	ī							_		
Γ		1	7	-	1<2>	Г						ı	1	,									7
Γ		1<0>	 7<0>	8<1>	8<1> 1<5>	Г						\$<1>	-	1									7
				8<0>								8<0>	8<0>	1									
E			2	E	2	3		_		_			7	7									┨
22	•		23	24	25	28							29	30									
F			1	1	1	3							1	F									
(19) 21 11oad 0			22 1donst 1	23 (sub	24 110ad 2	25 invokestatic	<pre><int f(int,="" int)=""></int></pre>						28 19dd	29 ireturn									
(61)			_[_ 1	(22)			_				7	(54)										

【書類名】 要約書

【要約】

【課題】 非ネイティブコードを少ないハードウェア量で高速に実行することが 可能なデータ処理装置を提供する。

【解決手段】 データ処理装置は、非ネイティブコードをプロセッサのネイティブコードに変換するハードウェアトランスレータ120と、ソフトウェアトランスレータと、プロセッサに対する非ネイティブコードを逐次解釈し、プロセッサのネイティブコードを用いて実行するソフトウェアインタープリタとを含み、これらを所定の基準にしたがって選択して動作させる回路121、122などを含む。

【選択図】 図5

出願人履歴情報

識別番号

[000006013]

1.変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社